문제 - 자일링스 관련

[vinodkumar]

안녕 FPGA.i xilinx.the 코드를 사용하는 코드와 friends.iam 스피 어 MODELSIM.and에 합성 내가 쓴에 대한 시뮬레이션을 할 수 an alogrithm 구현, 스피 어지고 있지만 문제는 스피 어 ISE 시뮬레이터와 함께 시뮬레이션하고 합성입니다.

난 자일링스 시뮬레이션을 할 필요가 난 xilinx.iam에서 같은 속성을 사용할 수있는 엄청난 transcript.iam 함께 cordic ModelSim 시뮬레이터를 사용하여 내 디자인에 오류로드의 오류 점점 바뀌었있다.

plz 내게 문제가 될 수 나 좀 도와줘.

 

[rsrinivas]

라이브러리를 사용하여
확인 내가 생각하는 유 ur 필요 unisims / simprims 및 스마트 모델 자일링스 corelib 도서관.
유 ModelSim에서 이러한 라이브러리를 컴파일하기 전에 필요 유 귀하의 디자인을 시뮬레이션

 

[vinodkumar]

라이브러리를 사용하여
확인 내가 생각하는 유 ur 필요 unisims / simprims 및 스마트 모델 자일링스 corelib 도서관.
유 ModelSim에서 이러한 라이브러리를 컴파일하기 전에 필요 유 귀하의 디자인을 시뮬레이션안녕하세요, reply.i 줘서
고마워, 난 cordic 사용하지만 도서관의 컴파일 않았다 내게 도움을받지 못하고 스피 어 plz.

 

[Guest]

[No message]

 

[ylscqu]

프로젝트 속성을 수정해야 할 수도있습니다

 

[vinodkumar]

안녕
답장, 어떻게 수정 난 그렇게 할 필요가에 대한 감사, plz들을 제안합니다.

 

[vinodkumar]

안녕 친구 유를 제거한 다음 프로젝트 속성을 수정하는 날 그들이 무엇을 연구 말해 specifed.사전에 감사합니다