무조건 지상에 연결된 신호

[syedshan]

모든님께, 내 디자인에 이상한 문제가 발생하고 있습니다. 나는 형식 입력 신호를 가지고있다 자일링스 ISE 상품 정보 하위 모듈을 사용하고 그것이 내가 신호가 접지에 연결되어 남아있는 상위 수준의 모듈로의 인스턴스대로 잘 작동, 그러나있다. 나 혼자서 서브 모듈을하려고 할 때 그것이 첨부된 그림을 참조하십시오 제대로 작동하는 동안 철저하게 확인하고 여러 번 테스트, 문제는 시스템과 함께 남아있다. 녹색 라인은, 만들어진어야 실제로 다른 두 신호도 지상에 연결할 것으로 예상되는하지 않는 연결을 보여줍니다 ... 저는 이걸로 완전히 미쳤어. 바랍니다 또한 제가 다른 신호를 위해 무엇을 할 수있는 것이 좋습니다. 첨부 이미지는 어디에 내가 산을 잘못 [첨부 = CONFIG] 78009 [/ 첨부] Bests 나타납니다 도와주세요 자일링스 ISE의​​ RTL 뷰어입니다

 

[FvM]

당신은 거의 RTL 뷰어에서 원인을 찾을 수 없을 거예요. 우리는 모듈과 최고 entiy 코드를 참조해야합니다.

 

[syedshan]

회신 당신에게 FvM 감사합니다. 나는 그것에 여러 여러 번 방문한 적이, 나는 그것을 변경, 다른 위치 (이것은 일할 수 막 경우에도)에 명령문을 배치할 ... 나는 모든 것이 잘 동작하지만 RTL 뷰어를봤을 때, 내가 왜 일이 이렇게 일어나고 충격을 받았다 코딩에 따르면, 코딩의 어떤 물건을 찾을 수 없습니다 ... 당신은 아이디어의 사소한 공유하십시오이있다면 내가 뭘 할 수 있는지 볼 수 있습니다. 음 코드는 모두를 위해 모듈과 상위 항목이 커지지만, 난 단지 관련 부품을 넣어. 모듈

 모듈 Mean_subt (CLK, RST, ext_trigger, in_adc, EN, actual_out, start_storing, valid_out); ... ... 입력 ext_trigger; .. ... 경우에는 항상 @ (posedge CLK)를 시작 (쳐야하고) ... 다른 (ext_trigger) 시작하면 ... 끝 끝 endmodule

최상위 레벨 모듈은 VHDL에 내가 구성 요소를 선언하고 올바르게 인스턴스 화합니다.

 

[FvM]

모든 것이 정확하면 아무 문제가 없을 것입니다 ...

 

[syedshan]

신속히 답장 주셔서 다시한번 감사 드리며, 글쎄 재결합를 만들기 위해 노력하는 모든 모듈, 부품 등. 지금은 (겉보기에) 아무런 문제가 없다하는데 ... 그럼 난 거의 반나절을 가지고이이 일이 일어난 이유는 알 수가 없다 ... 그것이 하드웨어 아니냐에 성공한다면 이제는 사물을 볼 수 있습니다. 난 그게 저한테 정말 머리 통증을 한 지 않는기도 ... 그럼 답변 주셔서 감사합니다 .... Bests, 산

 

[syedshan]

그럼 처음에 내 probelm가 해결되는 줄 알았지만 다른 포트로 다시 나타났습 ... 나는 모든 겉보기에 간단한 문제를 혼란스럽게하고 다음과 같은 메시지와 이미지를 참조하시기 바랍니다, 내가 자일링스 ISE를 사용하고 언어 VHDL이고, 문제는, std_logic_vector 밖 종류의 신호는 항상 접지에 연결되어 있는지 내가 아무리 없다 ... 나는 RTL 뷰어에서 캡처 이미지를 첨부했습니다. 그리고 적절한 핀에 해당 출력 핀의 인스턴스와 연결하는 코드입니다. 그것을 참조하시기 바랍니다 그리고 전 당신의 의견은 매우 매우 감사합니다. 다른 신호는 또한 지상에 기본적으로 연결할 수 있습니다 ... 왜 이런 일이 있었는지 거기에 이세 나 XST 설정해야 변경되는 것입니다 ... 아래는 제가 실제로 내부 포트에 신호를 connecte 것으로 확인 connectction 코드는 [코드] actual_out => out_0_out_data (Dout_width-1 0 downto), [/CODE] 당신은 실제 _out 및 out_0_out_data 포트를 모두 볼 수 있으며, 모두 라구요 std_logic_vector 자연 .... 얼마나뿐만 아니라 다른 1 비트 포트에서이 땅에 제거하는 말하시기 바랍니다 ... [첨부 = CONFIG] 78037 [/ 첨부]

 

[FvM]

나는 자일링스 익숙하지 않은,하지만 난 당신이 일정한 출력에 관련된 컴파일러 경고를 얻을 것으로 기대합니다. 일반적으로 이러한 논리 설계의 문제가 아니라 컴파일러 설정의 문제. 어느 상위 엔티티의 모듈 자체 또는 인스턴스가 출력이 땅에 쳐박혀 있고됩니다. 가능성이있는 이유는 연고가없는 입력 신호, 아니 클럭 혹은 연속 재설정됩니다. 아니면 출력은 단순히 0이 아닌 값, 또는 이와 유사한 문제로 설정되지 않습니다. 이전에 말씀 드렸듯이, 우리는 이유를 이해하기 위해 전체 상위 엔티티 및 모듈 코드를 검사해야합니다.