무작위 생성기 Verilog 소스 코드

거기 혼란 여기에있다.유 saics의 내부 구조에 대한 요구하고있다 밖으로 나오는 사람이나 무언가를 더 맥스 같은 일부 소프트웨어에 관련된 2 내부 구조를
어떻게 thnat.plz이 있지만 어떤 경우에이 유 유용할 것이 분명1 경고 (-5 게시물, - 20 점), 첨부 파일 삭제1 -이 게시물은 요청을 가진 공통점이 아무것도있다elektroda에2 -이 파일이 업로드되지 않았습니다 1000 배.그리고 무엇보다도그것을 자유롭게 웹상에서 availlable입니다!
 
서약을 한 학기에 전체 과정을보다 더 이잖아.잘 u이 사이트에는 전자들이 많다는 많이 찾을 수있습니다 - asychronous 설계 도서 및 ASIC에도 도움이 될 것입니다 또한이 첨부 파일을 확인합니다.이 사이트 becaz 내가 이십메가바이트에 대해 asychronous 디자인에 데이터의 꽤 큰 금액이라고 생각 rfeally 그 유 확인해야한다고 생각합니다.그리고 어떤 방법으로 내 과정에서
유 becaz 내가 하는것들을 모두 공부하지 않았습니다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
Verilog와 VHDL은 CRC 코드 생성기보세요 :
http://www.easics.be/webtools/crctool

 
안녕하세요, 베니
만약 당신이 원하는, 첨부된 15 - 비트 다항식을 가진 의사 난수를 생성하는 64 비트 병렬 출력은 그냥 난수 생성기입니다
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
http://www.deeps.org/hdl_models/index.html
http://www.deeps.org/hdl_models/lfsr_counter.html
http://www.deeps.org/hdl_models/rand.html

 
안녕하세요,

true random number generator의 어때?

내가 진짜로 무작위로 씨앗을 외부, 오른쪽 읽으신 것 같아?

감사합니다.

 
내가 생각하는 진정한 무작위 번호는 다음과 같이 아무것도.임의성 씨앗 값의 길이에 의존하고있는 다항식을 사용합니다.
무슨 씨앗 값이 사용될 임의의 패턴 발생기를 생성할 수있는 임의의 패턴, 다항식에 따라 동일합니다.씨앗 값은 임의의 숫자의 시작 값을 정의합니다.
만약 내가 잘못했다는 누군가 날 수정하시기 바랍니다

 
안녕 it_boy,

음,
니가 옳을 수도있다.
무엇에 대한 소스는 백색 잡음이나 sth 경우입니다.좋아?

 
다른 의사 난수 생성기를 시뮬레이션하는 동안에만하는 LFSR synthesisable이다.

 
진정한 무작위 생성기 결정적
a synthesible 디지털 디자인 ... 한숨으로 나오는 것은 불가능하다 ...

 
어떻게 무작위입니까?내가 얼마나 많은 숫자의 값을 다시 반복되는 것은?

 
친애하는 모든
누구든지 코드 또는 정보를 임의의 숫자는 난수 생성기 및 검사기에 대한있다.내가 transmiter
및 8 - 비트 PRBS있는 수신기 PRBS 확인했다고 트랜시버, 위해 디자인을했습니다.

모든 정보는 매우 감사합니다.

사전에 감사합니다.

안부,
Alwys (에서) 스마트

 
선형 피드백 시프트 등록
의사 무작위 이진 시퀀스
당신이 책에서 찾을 수있습니다 : "Rapid 프로토 타입 디지털 시스템의"
"HDL을 칩 설계"
ltera, @ 자일링스의 응용 프로그램을 참고.

 
난 루프에 대한 PRBS 생성기 및 분석기 설계 - 다시 테스트해야합니다.약간의 정보를 얻을 수있는 아이디어를 어디서?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top