무엇 "ECL", "CML", "LVDS"를 마

K

knack

Guest
안녕하세요 가끔 PPL 사용 CML 회로 할 것을 볼 ... 즐 ~ 즐 .. 그리고 때문에 LVDS를 사용하여 ... 즐 ~ 즐 ... 그리고 ECL .... 과학의 어떤 catigory 또는 지점이 약관에 속해? 나는 이것이 I / O를 인터페이스 표준 (하지 않도록하고 기분 나쁘면 수정해야합니다)의 일부 가지 생각 .. 나는 그들에 대한 자세한 내용을 보려면 ... 그래서, 내가 읽기 또는 검색해야? 나는 높은 주파수와 대형 약수 카운터를 설계려고 ... 나는 어떤 그들을 사용하고 왜해야하는가? C / 각각의 CTS와 adv. / 단점 ..... 나에게 그들에 대한 유용한 자료를 전해주세요 ... 아주 큰 [크기 = 7] ALL [/ 크기] 감사 도움을 .. 감사합니다 - 낵
 
ECL은 에미터 결합 로직을 의미합니다. 트랜지스터가 포화 수 적이 있기 때문에 그것은 고속 로직 가족. 그 구조는 아날로그 차동 증폭기와 매우 비슷합니다. CML 전류 모드 로직을 의미합니다. 그것은 그 다른되지 않는 동안 한 가족이 출력에서 버퍼는 제외 ECL과 유사한 다른 고속 로직 가족. LVDS는 낮은 전압 차동 신호의 약자입니다.이 로직 제품군은 개로하고 1S 대표 약 700mV의 차동 신호를 사용합니다. 고속 디바이더 들어. 내가 가장 일반적인 논리 가족 CML 또는 동적 논리는 것을 믿습니다.
 
LVDS - 저전압 차동 신호는 칩 사이의 데이터 전송에 사용됩니다. 매우 높은 주파수에서 400mv - LVDS는 50mv 주위의 스윙과 신호를 사용합니다. 이것은 일반적으로 고속 통신을 위해 사용됩니다. LVDS 드라이버 및 디코더 신호의 공통 모드 전압 레벨에있는 다른 중요한 사양 있습니다. 공통 모드 수준은 코어가 작동되는 정의된 프로토콜과 전압을 wrt 다릅니다. LVDS 구현에 대한 자세한 내용을 알고하기 위해, 당신은 날 메시지 수 있습니다. 당신 LVDS 모델링에서 그리고 LVDS 드라이버에 읽기 시작하는 것이 좋습니다. 이들에 대한 기사를 검색하는 구글을 사용합니다.
 
우리가 여기서 뭘 주파수를 소리 정의 "나는 높은 주파수와 대형 약수 카운터를 설계 했어요"
 
나는 성공적으로 0.13에서 2GHz 최대 개까지 LVDS 드라이버에 근무했습니다. 그것은뿐만 아니라 기술에 따라 달라집니다.
 
당신이 어떤 IEEE 논문 검색한다면, 나에게 링크를 제공하고 당신이 그들을거야!
 
ECL은 에미터 결합 논리입니다 [크기 = 2] [COLOR = # 999999] 2 분 후에 추가 : [/ 색상] [/ 크기] 저전압 차동 신호, 또는 LVDS는 매우 높은 속도로 실행할 수있는 전기 신호 시스템입니다 저렴한 트위스트 페어 구리 케이블을 통해. 그것은 1994 년에 도입되었고, 매우 고속 네트워크와 컴퓨터의 버스의 일부를 형성 어디에 있기 때문에, 컴퓨터에서 매우 인기가있다. [크기 = 2] [COLOR = # 999999] 1 분 후에 추가 : [/ 색상] [/ 크기] http://en.wikipedia.org/wiki/Current_mode_logic
 

Welcome to EDABoard.com

Sponsor

Back
Top