무료 SystemVerilog 도구

[Mike_D]

지원하는 SystemVerilog 어떤 무료 도구가 있습니까? 나는 (다행히 꽤 많이 빈 슬레이트로 시작하는) 직장에서 CAD 데이터 도구 및 설계 방법을 조사 중입니다 이상 확인 SystemVerilog 용에 난 (제한된 무작위, 주장 등)을 찾고 모든 것을 막 할 것 같다. 내가 Questa 또는 Aldec의 평가를 사본을 얻을 수도 있지만 그것은 내가 언어를 먼저 기분이 나아질를 원한다면 시간이 그렇게 짧은 기간 동안니까, 그래서이 도구를하지 langauge 자체 평가를하실 수 있습니다. 나는 100 % 나 아직 까진 우리 노선을 먹고 싶어 확신 비용 차이가 크다. 감사합니다, 마이크

 

[stevenlee]

모델 시뮬레이션

 

[Mike_D]

글쎄, 난 자유를 찾고 있었어 (F 조 아니라면, 적어도 맥주로 /의 OSS). 그리고 Questa는 멘토가 ModelSim 그들의 하이 엔드 버전은 지금, ModelSim SE는 testbenches이나 주장을 SystemVerilog을 완벽하게 지원하지 않습니다 부르는 것입니다.