모르겠지만> 직류 대 primetime : 합리적 느슨하게 또는?

K

kaisopos

Guest
안녕 모두,

내가 primetime 느슨하게을 dc 및 다른 좀 크게.초보자를 이후로 난, 내가 잘못 뭔 짓을 오전 확실하지 않은 경우 이것이 내가이 합리적 또는.

세부 정보 :
내가 DC 설계에서 내 합성 그리고 제약 정확히 같은 먹이가 합성 네트리스트를 위해 primetime (같은 파일과. 파일을 lib 디렉토리).그럼, 직류)가 클럭 2ns 만날 수있는 타이밍을위한 주파수 최대 500 MHz의 :) 나는 550MHz있어 느슨하게 - 0.11ns을위한 500MHz에 내가 가지고있는 동안 0, 느슨하게).
그러나, primetime는 600MHz를 나타냅니다 2ns 그 시계 = (2-0.34) NS 내가 / 가지고 1에서 내 디자인을 실행 0.34ns 느슨하게을 의미 내가 수 있습니다.않습니다 분석 타이밍 아주 기본이지만 상당히 정확하고, 직류 그 동안 오전 알고 primetime는 % (17 거대한 않는이 계정에 대해 같은) 느슨한 사랑하는, 더 많은 뜻이 100MHz로 실행 제가 수 있을까?어떻게 생각하세요 당신은?뭔가나요 난장판을 내가 어디하거나 합리가이?

감사!
- 코스 타스

 
안녕하세요 또

불완전 내가 제공하는 정보?내가 찾고있어 그냥 "예, 자신의 합리적인"또는 "아니오, 그건 마치 당신이"뭔가 잘못 했어요.비슷한 전에 할 수 뭔가 일을 누군가가 자신의 의견을 표현?

감사합니다!
- 코스 타스

 
안녕하세요,

DC는, 능력을 레이아웃을 virutal하려면 어떻게하고 컴파일러를 수정하고있는 힌트에 대한 레이아웃 제약 IC에서 예를 들어있을 직류해야부터 % 이내 5.

삽입된 리포트를 정확하게하기 위해 나무에서 시계와 네트리스트 StarRC과에서 필요로 당신이 Primetime주고 RC 데이터 같은 도구 정보를.주어진하면되지 이것은, Primetime 지연 - 계산 그물에 대한 모델을 사용하는 것입니다 wireload의.Wireload 모델은 일반적으로 매우 낙관하고있다.

그래서 당신은 정확 더 많은 데이터가없는 한 요구 이후 Primetime, 잘못 아무것도 없죠.

 
안녕하세요,

의 경우에는 PrimeTime

"세트 auto_wire_load_selection"거짓

감사합니다.

 
감사 사람들!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
무엇을 마친다 드디어?이것은 나를 정말 흥미로운 주제입니다.의견을 보내주십시오.

CIE40;
윌이 문제가이 설정을 설정 auto_wire_load_selection은 "문제가 해결됩니까 거짓"/

감사

 

Welcome to EDABoard.com

Sponsor

Back
Top