멀티플렉서 타이밍 제약 조건

[vsheladiya]

안녕하세요

난 시계이고 다른 하나는 비동기 신호 입력 오전 한 사용 mux를 디자인하는 데 제 2 : 입력합니다.그래서 날 수 말해 사람이 어떻게 설계해야하는 등 제약 조건을 내가 제공합니다.

advace에 고맙습니다
비제이 sheladiya

 

[ljxpjpjljx]

당신은 회로 줄이 보호 mechanisim을위한 몇 가지 더있어!

 

[vsheladiya]

답장을 보내주셔서 고맙습니다 ...

어떤 종류의 보호가 필요?

, 안부
비제이 sheladiya

 

[Guest]

안녕하세요!
이리 줘봐 우리에게 꼬마 힌트 일어나는 일들!아니면 무기명 고객님의 당신의 이상이있을 보낸 뭐?
그러나 일반적으로 당신이 꽉 기준에 보내십시오 PCM 스트림을 꽤 좋은 타이밍에 관심으로 대해 중요합니다 가능한 이래 상대 론적 효과.졌던 PCM 타이밍 클럭 원자에서 온다.
대부분의 모뎀과 정렬이 사용되는 무기명 동기화를 사용하여 적당한 공부 나, PLL을 작업, 데이터는 측면했던 집합으로로드 편리한에서 삽입할 수있는 단어가 교대의 레지스터에 파이프로 설정까지.하루에 현대 내가 배열 예상 로직에서 이루어 이것은 것이됩니다.

(또는 지점을했던 내가 그리워?)

 

[shitansh]

vsheladiya 작성 :

안녕하세요난 두 입력 : 하나는 비동기 입력 신호이며 다른 하나는 시계는 증세가 내 디자인 mux를 사용하고 있습니다.
그래서 아무도 말해줄 수는 어떻게 이러한 설계 제약 조건을 제공해야합니다.advace에 고맙습니다

비제이 sheladiya

 

[Guest]

[No message]

 

[vsheladiya]

안녕 shitansh,

이 시계는 비동기식을 선택 라인 없습니다.

, 안부
비제이