마지막 학기 프로젝트 FPGA로 설계 PLL!

A

arbalez

Guest
내가 루프 잠겨 모든 디지털 위상을 설계에 대한 의견을 싶어요. 그것은 마지막 학기 프로젝트 매우 쉽습니다? 아니면 마지막 학기 프로젝트로 가치가 있나요? 나의 강사는 FPGA와 같은 PLL을 설계하기 쉬운 말했다. 그리고 아날로그 하나는 훨씬 더 힘들어합니다. 그래서 계속 또는 아날로그를 설계해야하나요? 귀하의 제안을 적어주세요. tq.
 
잘 ADPLL의 디자인은 좀 단순 .. 디지털 제어 오실로 스코프 - 잘 wot u는 ADPLL의 기본 buildin 블록이 먼저 저역 통과 필터 마침내 DOC 다음 PFD집니다 이해해야합니다. U는 UR ADPLL의 출력을 얻을 wud 이러한 블록을 시뮬레이션하려고 .. 위상 및 주파수 모두 잠글 수 있습니다. 나는 ADPLLs 몇 가지 자료를 가지고 .. 필요하면 내가 그들을 업로드할 수 있습니다. 관련하여,
 
내가 그것을 할 것. 당신은 파일을 업로드하시기 바랍니다 수 있습니까? adpll의 정신을 VHDL 코드를 작성합니까? 감사합니다.
 
자, 여기 루프 마이크 드롱 13 옥내 ADPLLs 디지털 위상에 대한 정보가 들어있는 문서입니다이 기술 문서의 주제가 디지털의 FPGA 구현 될 2004 주제 고정 루프를 단계별로 수도 있습니다. 당신과 관련이 도움이 되었으면 좋겠
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top