>를 생성 사이프 시뮬레이션을 RTL 파일을 사용하여 Verilog

[scholin]

사이프에게 생성하려는 나, 제목으로 시뮬레이션을 rtl Verilog 파일을 사용합니다.
하지만 내가 명령을 실행하면 단말기가 belows 오류 메시지로 표시됩니다 :
$ set_toggle_region (test.dut1);
|
ncelab : * 이메일, NOTSYT은 (. / rtlsim.pat, 127 | 21) : Unrecongnied 시스템 작업 또는 기능 (내장 수학을 안 - 이름 정의 또는 사용자) [2.7.4 (IEE 표준 1364에서 2001 사이)].
도서관면 객체 - 공유 항목이되었다 정의, 문제가있을 수 :
libvpi.so : 파일 공유 개체를 열 수 없습니다 : 해당 파일이나 디렉토리.
$ toggle_start ();
|
ncelab : * 이메일, NOTSYT은 (. / rtlsim.pat, 128 | 16) : Unrecongnied 시스템 작업 또는 기능 (내장 수학을 안 - 이름 정의 또는 사용자) [2.7.4 (IEE 표준 1364에서 2001 사이)].
$ toggle_stop ();
|
ncelab : * 이메일, NOTSYT은 (. / rtlsim.pat, 132 | 15) : Unrecongnied 시스템 작업 또는 기능 (내장 수학을 안 - 이름 정의 또는 사용자) [2.7.4 (IEE 표준 1364에서 2001 사이)].
$ toggle_report ( "Mode_4_saif", 1.0e - 12, "테스트");
|
ncelab : * 이메일, NOTSYT은 (. / rtlsim.pat, 133 | 17) : Unrecongnied 시스템 작업 또는 기능 (내장 수학을 안 - 이름 정의 또는 사용자) [2.7.4 (IEE 표준 1364에서 2001 사이)].제가 파일을 가지고 libvpi.so의 발견과 경로를 추가했습니다. cshrc.
하지만 그렇게되면 다시 명령을 실행 전, 터미널 다시 오류 메시지를 보여줍니다.
누가 날 해명해 줄 수 있겠죠?

아무도 날 도와 드릴까요?
감사합니다!

 

[Guest]

[No message]