로드 중입니다>. 사전 미시시피에서 혼합 모드 시뮬레이션을위한 자위대 파일

A

aharis

Guest
안녕하세요,

내가 "AMS 오전 VHDL - 사용"에 도구를 "사용"사전 석사 들고 "밖으로 혼합 모드 시뮬레이션을".
나는이 이름은 인스턴스 설계 단위 (원하는 그의 주석 ' "reg')입니다. 자위대는"케이던스에 의해 생성된 파일입니다.내가 라인 명령을 통해 또는 시도하려면 어떻게 그것을에서 GUI를 사전 석사, 나도 알아 "메시지"인스턴스를 찾을 수 못했습니다.내가 명령을 ""환경을 가지고 체크 경로와 괜찮을 것 같습니다.

이것은 파일에서 사전 출력 제 석사 자위대. 디자인을 가진 난 노력로드합니다.
-------------------------------------------------- -------------------------------------------------- ------------------
# 이메일 ** 오류 : (vsim - 게다가 SDF - 3250) / 가정 / 태평양 표준시 / aharis / AdvanceMS / 프로젝트 / 자위대 / regdelay.sdf (0) : 실패 'reg 찾아 예를 들어': testbench : uut을 :.
# 이메일 ** 오류 : (vsim - 자위대는 - 3894) : 오류)가 발생 독해 (파일 자위대와 해결 인스턴스를 컴파일부터에요.
# 이메일 ** 오류 : (vsim - 게다가 SDF - 3250) / 가정 / 태평양 표준시 / aharis / AdvanceMS / 프로젝트 / 자위대 / regdelay.sdf (0) : 실패 'reg 찾아 예를 들어': testbench : uut을 :.
# 이메일 오류로드 디자인
-------------------------------------------------- -------------------------------------------------- ------------------

내가 가장 환영 가지고 밖으로 실행하는 아이디어에 대해 그것과 것입니다 어떤 도움이됩니다.
추신은 MS가이 사전에 혼합 모드 디자인에 주석을 가능한시겠습니까?제발 너무 의견에 대해.

감사

 

Welcome to EDABoard.com

Sponsor

Back
Top