로드>의 그것 보인다 verificationer 대역 specman 것입니다.

[gerade]

스스로 디자인을 가지고 모델.게다가, 당신은 여전히 자극을 작성할 수도 있습니다.

그것은 확인을 보이는 짓을 꽤 많은 사람입니다.

그래서 그 다음에 무슨 장점 등에 대한 언어?

 

[Guest]

[No message]

 

[the_penetrator]

사실 전) 도서관을 사용 오전 ovl를 (열기 확인.그것은 랭 새로운 없습니다.거기 Verilog와 VHDL을위한 두 ovl 존재하는 버전의.그것은 Verilog 모듈을위한 대응하는 VHDL과 패키지.

당신은)에 도착 이들 모듈을 그 작전 시나리오를 구현하는 몇 가지 주장 모니터를 확인 코드 (당신에 삽입.Syn0psys 그리고 난 다른 생각 합성 도구 (이러한 모듈은있다 translate_on를 _off의 metacomments 때문에) 모니터를 주장하지 않습니다의 종합.내가 그들을 사용하고 그들이 확인을하고 있습니다.

하나를 내가 오전 회의, 검증에 나타나는 언어 학습에까지 표준의 IEEE.특히 verif와 함께 많은.언어 밖에.

the_penetratorŠ

 

[yerics]

specman 사용하지 내가 할 당신이 비록 생각은, 도구 또는 언어와 자극에 의해 다른 모듈에 쓸 수 있었 참조.

자극과 참조 모듈 확인을 위해 필요합니다.

specman은 언어에 대한 이메일 확인 및 아키텍처를 제공하는 몇 가지 종류의 검증합니다.

 

[rx300]

당신은 입력을 할 수 일종의 호기심에서 일부 갈 수가의 자극 발전기, 또는 드라이버를 부를 뭐든.그래서 모니터입니다.그건 환경 검증 중의 기본.
당신은하지만, 드라이버 / HDL에 모니터를 개발할 수 HVL (높은 수준의 검증 언어)가 쉽게 훨씬.HVLs는 일반적으로 목적 검증 기능에 대한 많은 와서합니다.적용 범위를하면 기능, 생성, 무작위 자극의 당신이 원하는 검사 개발 좋은 환경을 자동 않는다, 나는 HDL 현재에 안 그렇게 할 수 보는 방법.
ovl 환경 간단한 확장 기능 검증은 그냥.그것은별로하지 않습니다.그리고 그것은 testbench 대체할 수 없습니다.
당신이 관심 마스크면, 결론은, 검증은 매우 중요합니다 - 시간이 프로젝트의 60 % 이상.비용면에 대해서 상관 없어요 당신이 할하거나 설계를위한 FPGA거야 그냥 뭐, 당신은 할 수 verifcation의 노력에 모서리를 잘라 아마.