레이아웃"Op

T

tyanata

Guest
안녕,

나는 다음과 같은 질문을했다.Miler 앰프의 간단한 인버터의 출력 스테이지 VDD로 출력 범위 양식 Vds_sat N 트랜지스터 - 트랜지스터 Vds_sat P는 밝혔다.이 클래스 AB의 출력 스테이지와 같은 가요?

 
아니,

클래스에서 AB의 범위를 좀 적게.당신이 얻을 수있는 최선 :

Vdd - Vdsat (p)는 - Vgs 긍정적인 스윙에 대한 (n)이 ()를 사용하여 편견을 단 한 P - 채널 트랜지스터로 구성되어 있다고 가정.

및

VSS는 Vdsat (n)이 VSG 부정에 대한 (p)는.

이게 도움이, 희망을

diemilio

 
그럼 왜 도서의 경우 대부분의 레일 레일 출력, 클래스 AB의 무대에서 가장 자랑 무대에 설명되어 무엇입니까?

 
출력 스테이지의 범위는 클래스와 연결되지 않습니다 앰프의 또 다른 매개 변수입니다.출력 단계를 다 함께해야 할 일들 클래스 바이어스가.예를 들어, 출력 스테이지입니다, 선형성 항상을 통해 현재의 흐름을 maxumum입니다.Class B는 그 단계에서 편견을 의미합니다 0 순수한 선형의 단점은 전류를 직류.이 AB 클래스에서 트랜지스터의 바이어스를 포함 nonzero 현재 많은 피크 전류보다 작은 직류.클래스 AB 좋은 선형과 낮은 대기 전력 소비를하고있다.그 이유는 클래스 AB 앰프에 대한 일반적인 목적의 산업 STANDART 된.올린날짜 2 분 후 :저기 AB는 단계마다 특정 한에 대한 많은 솔루션들이 그것을 범위 자체가있다

 
그것은 내 디자인의 메인 requirament 철도 레일 작업입니다,, 현재 소비는 그렇게 중요하지 않다 제한, 최고의 choise 뜻 간단하게 출력을 인버터 무엇입니까?

 
무슨 yxo했습니다 맞습니다.때문에 일반적인 클래스 AB의 구성 일반적으로 하수구와 함께 / 컬렉터 출력 클래스 AB 덜 스윙하고있다,하지만 당신은 또한 일반적인 소스에서 클래스 AB 가질 수 / 에미터 배열 말했 잖아.그러면 당신은 "간단한 인버터 출력 스테이지"하지만 바이어스 회로와 크로스 오버 피하기 위해 무엇을 호출되고 종료됩니다.

어떤 사람들은 이것을 일반적인 드레인에서 클래스 AB 수있는 유일한 될 디자인 / 컬렉터 출력을 구성하지만, 다시는 올바르지 않습니다 ... 주장하고있습니다그냥 의미는 ...중요한 건 당신의 장점과 단점은 각 구성의 이해입니다.

원한다면 더 "그레이, 허스트, 루이스 & 마이어 제 5 장의 확인하실 수있습니다 - 분석 및 설계 아날로그 집적회로"정보, 그건 아주 좋은 레퍼런스라고 생각합니다.

안부,

diemilio

 
철도 레일 출력이 항상 출력 스테이지의 게인 희생을 의미합니다.이 시점에서, 사전 단계 증폭기의 비선 형성 우울하게 충분한 이득을 제공해야합니다.출력 레벨, yxo & diemilio 관련된 정확한 답변을 준!

 
jianjing526 썼습니다 :

철도 레일 출력이 항상 출력 스테이지의 게인 희생을 의미합니다.
이 시점에서, 사전 단계 증폭기의 비선 형성 우울하게 충분한 이득을 제공해야합니다.
출력 레벨, yxo & diemilio 관련된 정확한 답변을 준!
 
이 모든하지만, 그럼 좋은 이미 레일 출력 스테이지, 실제 철도 또는 달성 maimum Vds_satN VDD입니다 - Vds_satP입니다.

 
tyanata 썼습니다 :

이 모든하지만, 그럼 좋은 이미 레일 출력 스테이지, 실제 철도 또는 달성 maimum Vds_satN VDD입니다 - Vds_satP입니다.
 
그래, 맞아 맞아.

2 차 회로의 VDD로 출력 범위 Vds_satN - Vds_satP, 자사의 첫 번째 회로의 출력 범위 verry 좁은 소스의 추종자이다.

제가 틀렸나요?

 
엡

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />

당신 말이 맞아

 
예,

내가 amplifer는 출력 범위를 만들어야 할 최대한 와이드, 특히 부정적인 출력 범위는 0V을 가지고있다.- 레일 동작 (VDD - Vds_satP)에 Vds_satN하지 않는 그래서 제가 물어 나야에는 실제 출력 레일을 제공할 수있는 구성입니다.

 
만약 당신의 CMOS opamp RTR 모든 데이터 시트보십시오, 당신은 그들이 모든 레일 75-100 mV에 의해 차이가 나타납니다.
예를 들어,
http://focus.ti.com/lit/ds/symlink/opa300.pdf

 
yxo 썼습니다 :jianjing526 썼습니다 :

철도 레일 출력이 항상 출력 스테이지의 게인 희생을 의미합니다.
이 시점에서, 사전 단계 증폭기의 비선 형성 우울하게 충분한 이득을 제공해야합니다.
출력 레벨, yxo & diemilio 관련된 정확한 답변을 준!
 
AC 무슨 이득을 제공해야하지 않는다는 것을 의미합니까?!이득 = 1도 도움이된다.제대로 의견 앰프를 운영하고, 모든 트랜지스터가 포화 상태에 있어야합니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top