레이아웃"IBM은

[jerrymelb]

안녕하세요, 아무도되기 전에 cmrf8sf 기술 사용했다?

내가 nfet 트랜지스터와 (nfet_inh stucked 오전 nfet_rf 괜찮 아요).어떻게하면 B 조 - 레이아웃 바닥 터미널에 연결할 수 있습니까?내가 nTiedown 사용하고 계십니까?

내가 nTiedown, subc 작동시키지 않으려고 노력했다.

어떤 제안?감사합니다!

 

[jerrymelb]

안녕하세요, 모두들

알아 듣나요?

누구 좀 도와 줄래?

고마워요!

 

[Guest]

안녕,

난 어쨌든 당신 PTAP NMOS의 B 조 터미널에 연결해야합니다 모든 기술에 대한 기술 cmrf8sf 모르겠어요.
무슨 "nTiedown"연락처를 입력 subc입니까?
하면 그냥 그냥 활성 영역, 연락처, M1과 P는 물론 보형물이 있는지 확인합니다 귀하의 연락처를 선택!

프랑크.

 

[jerrymelb]

프랑크.그 덕분에

여기에서 문제는, 내가 한 PTAP cmrf8sf에서인지 모르겠어요.

연락처 및 Subc 기판이 하나되어야하지만, 불행히도, 그것을 나던 작품.

환호
제리

 

[vbhupendra]

Nmos 하위 cont

PIMP - 활성 (또는 pdiff 또는은 diff) - M1을 - Cont

하위 Cont PMOS에 대한

NIMP - 활성 (또는 ndiff 또는은 diff) - M1을 - Cont

귀하의 레이어 사용 또는 장치를 형성하고 그에 따라 의사 레이어를 사용하여 읽어보십시오.

 

[jerrymelb]

Thanks1
하지만 아무 PIMP 또는 NIMP 도서관입니다.

내가 nTiedown (cont, M1은) 활성 및 pTiedown, 그들은 작동하지 않았다 사용 해왔다.

제리

 

[Guest]

안녕,

1) 당신 nfet와 LVS 문제가있는 것 같구나.이 문제를 어떻게 설명할 수 있을까요?
2)이 존재 깊은 nwell 또는 (나 레이아웃 의미처럼 아무와) 온인가요?
3) 당신은 LVS를 테스트 케이스가 세포에서만이 nfet 시도해 봤어?
4) 당신은 "단지 활성화, 일부 연락처 및 오른쪽 네트에 연결 드로잉에 의해"평면 넥타이를 만들려고 했나?
있으면 언제든지 당신이 단지 활성 기판에 PTAP 만들 무승부를해야된다는 뜻이 키트에 레이어를 삽입 가지고 있지 않다 ...아니면 속임수입니다 ...어느 곳으로 의사가 작성되어야합니다.
5) FET를에서 일하고 같은 일을 시도 : nfet_inh 및 nfet_rf.레이아웃에서는 어딘가에 있으면 작동 ptap 있어야합니다.그나 저나 nfet_inh 기판을 연결 inhereted 뜻입니까?
6) 당신은 당신의 설계도에 nfet의 B 조 터미널 연결시겠습니까?

프랑크.

 

[Guest]

[No message]

 

[jerrymelb]

안녕, 프랑크

1) 제 nfet와 LVS 문제가있습니다.그것은 B 조 단자 GND로 이는 내가 생각에 연결해야했다.

2) 아니, 이것에 대한 nwell입니다.

3) 네, LVS에 테스트 케이스가 세포에서만이 nfet보십시오.그것은 간단한 인버터이야.

4) 네, 저도이 작동하지 않았다이 방법을 시도.작고 불쌍한 불행하게도, 문서입니다.기판에 대해별로 정보입니다.

5) nfet_inh 기판 연결 inhereted을 의미합니다.nfet _rf 들어, 난 Anu 기판 연결을 추가하려면, 그것은 이미 안으로 내장 nfet_inh 들어, 내가 PFET 및 nfet에 대한 nTiedown 연결 nwell 연락을 사용하지 않습니다.그들은 모두가 제대로 작동.

6) 나는 회로도에서 nfet의 B 조 터미널에 연결되어 확신합니다.

감사합니다
제리