레이아웃"Bandgap

[EVI]

친애하는 동료, 누구 대량의 CMOS에서 bandgaps 설계된 칩을 생산하고있다?당신의 경험을 공유하시기 바랍니다.

- 어떻게 trimmimg 구현 했어, 무슨 장식하는 가장 좋은 방법은 무엇입니까?
만약 칩 실내 온도에서만 테스트입니다 - 어떻게 생산 테스트 bandgap 트림니까?만약 실제 temerature 청소 검사 (정확하게) 생산 불가능 그나 저나 트리밍 확인이 필요합니다 그리고 트리밍의 포인트입니다.
- 어떤 사실의 정확성 및 온도 안정성이 대량 생산에 달성될 수있다?
- 당신이 최적의 시점의 실제 전압 (온도 곡선을 할 때 최고의 위치를 찾을 25C)나요 이론적 1.24V에서 또 값을 시뮬레이션을 제공 다르다 다른 가요?내가 TSMC는 0.18u에서 trimmable bandgap 설계 및 테스트 실험실 그것이 최적의 전압은 1.18V입니다 지점에서 발견된 반면, 시뮬레이션 날 1.25V 주위를 줘.

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="충격" border="0" />

난 혼란 스러워요.5 BJT에 대한 TSMC의 모델이 될 충분한 시뮬레이션을위한 bandgap 정확하지 않습니다?

 

[Guest]

[No message]

 

[hspice2008]

안녕하세요, 대한 트리밍, 거기에 기술을 트리밍 세 종류의
(1) 금속 퓨즈,
(2) 폴리 퓨즈
(3) lazer 퓨즈
당신은 그들 중 누구도 선택할 수있습니다.대량 후 테스트를 할 때 생산, 프로브 카드 칩 레이아웃 accroding와 PAD의 테스트 신호를 칩 (예를 들어 칩의 퓨즈 터치 C 프로그램, 컴퓨터에 C 프로그램 실행, 제어, 프로브 카드의 쓰기 테스트 엔지니어는 설계, 테스트 bandgap 출력 전압), 만약 신호가 허용 범위에서, 그리고 거짓말을하지 않는 퓨즈를 사용하거나 lazer 퓨즈 굽기 레코딩에 높은 전압을 추가할 수있습니다.다음 웨이퍼 다음 죽을 테스트합니다.

친애하는 동료, 누구 대량의 CMOS에서 bandgaps 설계된 칩을 생산하고있다?당신의 경험을 공유하시기 바랍니다.

- 어떻게 trimmimg 구현 했어, 무슨 장식하는 가장 좋은 방법은 무엇입니까?
만약 칩 실내 온도에서만 테스트입니다 - 어떻게 생산 테스트 bandgap 트림니까?만약 실제 temerature 청소 검사 (정확하게) 생산 불가능 그나 저나 트리밍 확인이 필요합니다 그리고 트리밍의 포인트입니다.
- 어떤 사실의 정확성 및 온도 안정성이 대량 생산에 달성될 수있다?
- 당신이 최적의 시점의 실제 전압 (온도 곡선을 할 때 최고의 위치를 찾을 25C)나요 이론적 1.24V에서 또 값을 시뮬레이션을 제공 다르다 다른 가요?내가 TSMC는 0.18u에서 trimmable bandgap 설계 및 테스트 실험실 그것이 최적의 전압은 1.18V입니다 지점에서 발견된 반면, 시뮬레이션 날 1.25V 주위를 줘.난 혼란 스러워요.5 BJT에 대한 TSMC의 모델이 될 충분한 시뮬레이션을위한 bandgap 정확하지 않습니다?