레이아웃"[50

[mouzid]

안녕하세요 edaboarders,

어떻게하는 데 후의 PLL의 위상 잡음 총 음모 VCO를, PFD, CP, 필터 및 Spectre와 분배기의 위상 잡음을 보냈습니다.

나는 이러한 곡선을 추가할 수 있지만 내가 어떻게 caclulator 사용해야할지 말아 알아.내가 사용 기능을하지만 결과는 잘못이다!

제발 도와주세요.

 

[YC]

안녕

U 자체 VCO는 위상 잡음 음모 수있습니다.
지금은 총 U의 PLL의 성능의 음모 싶어요.
내 이전 경험을 감안하면 너무 어렵다 시뮬레이션
왜냐하면 당신은 PSS에와 spectreRF의 기능을 사용 PNoise.
만약 당신이 충분한 시간과 기계의 물리적 메모리를 가지고, 넌 할 수있어
VCO는 위상 잡음으로 동일한 방법입니다.
나의 제안
1.UltraSim하는 방법에 대해 사용할 수있습니다.(나는 전에 본 적이 없어 사실이 있음)
2.PLL은 각 아날로그 블록의 행동 모델을 만들
하나에 의해 하나의 시뮬레이션.U PLL은 각 아날로그 블록의 효과를 얻을 수있습니다.
만약 당신이 좋은 해결책 좀, 제발 날 공유할 수있습니다.
감사합니다

 

[oermens]

참조 http://www.designers-guide.org/Analysis/

 

[mouzid]

귀하의 답변들 주셔서 감사합니다.
사실은 내가 실용적인 approche icfb 계산기를 사용해야합니다.
나는 모든 구성 요소를 differents 소음 합한 진폭 곡선의 음모에있습니다.

http://en.wikipedia.org/wiki/File:Bode_Pole-Zero_Magnitude_Plot.PNG

제발 급한 일이 도움이됩니다.

 

[Raviprasad_K]

안녕,

만약 당신이 닫힌 루프 모드에서 완전한 PLL을 실행할 수있습니다, 당신은 직접 출력 클럭의 위상 노이즈 음모 수있습니다.하지만 잠금 기간 동안 시뮬레이션을 실행하기가 어렵습니다.

만약 시뮬레이션을 별도로 다른 모듈에 대한 아래에 이루어집니다 당신이 무엇을 할 수있습니다 :
그것은 무작위입니다 소음.다른 블록의 노이즈 그러므로 잘 잡고 직접 추가하지 않습니다.RMS는 또한 적절한 결과를 얻기 위해 수행되어야합니다.
그것은 3 단계로 이루어 질 수있습니다 :

1) 일반적인 플롯으로 변환 DB를 플롯
2) RMS는 또한 마십시오 결과 음모를 얻을
3) dB의 결과를 다시 음모를 변환

만약 문제가 해결되는지 알려줘.

 

[Guest]

[No message]

 

[mouzid]

Raviprasad_K 썼습니다 :

안녕,만약 당신이 닫힌 루프 모드에서 완전한 PLL을 실행할 수있습니다, 당신은 직접 출력 클럭의 위상 노이즈 음모 수있습니다.
하지만 잠금 기간 동안 시뮬레이션을 실행하기가 어렵습니다.만약 시뮬레이션을 별도로 다른 모듈에 대한 아래에 이루어집니다 당신이 무엇을 할 수있습니다 :

그것은 무작위입니다 소음.
다른 블록의 노이즈 그러므로 잘 잡고 직접 추가하지 않습니다.
RMS는 또한 적절한 결과를 얻기 위해 수행되어야합니다.

그것은 3 단계로 이루어 질 수있습니다 :1) 일반적인 플롯으로 변환 DB를 플롯

2) RMS는 또한 마십시오 결과 음모를 얻을

3) dB의 결과를 다시 음모를 변환만약 문제가 해결되는지 알려줘.

 

[Raviprasad_K]

안녕,

내가 그것을 중대한 음모 정상 음모 '이라고도합니다.

진도 대신 dB의 플롯의 위상 잡음.이렇게하면 한 단계를 절약!

w1 인사 및 미납 두 블록의 크기 플롯됩니다.
이제 효과적인 소음 w3 = sqrt ((w1 * w1 미납 * 미납) / 2)
변환 w3 dB의 음모 = 20log10 (w3)에
당신은 DB에 효과적인 위상 노이즈 음모가!