T
Tahar
Guest
안녕하세요 여러분,내 질문 (1.5b/stage plpeline / D 컨버터)의 한 무대 디자인에 관해
여기 사양 :
UMC
/ 기술의 CMOS와 UMC는 0.18 음웹 / 공급 전압 1.8 승C / 1.5 비트 스테이지
d 개 / 최대 20 석사
샘플링 속도 / s 이상
전자 / 차동 입력 범위 1Vppd [/ u]를
이 단계 tradionnaly 첨부된 그림에 따라 구현됩니다.
당신이 디자인의 기본 빌딩 블록 서브 - ADC를, 하위 DAC는, 게인 회로 및 샘플 잡고 있는지.
for the particular requirement of this project (b/) and (d/),
내가이 프로젝트의 특정 요구 사항에 대한 몇 가지 하위 하위 ADC 및 DAC는, 이득 및 샘플을 잡고, 구조
권해 줄래 (나 /) 및 (d 개 /),
사전은 U 주셔서 감사합니다
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다
여기 사양 :
UMC
/ 기술의 CMOS와 UMC는 0.18 음웹 / 공급 전압 1.8 승C / 1.5 비트 스테이지
d 개 / 최대 20 석사
샘플링 속도 / s 이상
전자 / 차동 입력 범위 1Vppd [/ u]를
이 단계 tradionnaly 첨부된 그림에 따라 구현됩니다.
당신이 디자인의 기본 빌딩 블록 서브 - ADC를, 하위 DAC는, 게인 회로 및 샘플 잡고 있는지.
for the particular requirement of this project (b/) and (d/),
내가이 프로젝트의 특정 요구 사항에 대한 몇 가지 하위 하위 ADC 및 DAC는, 이득 및 샘플을 잡고, 구조
권해 줄래 (나 /) 및 (d 개 /),
사전은 U 주셔서 감사합니다
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다