레이아웃"현재의

[rockycheng]

안녕,

내가 현재의 거울의 양쪽의 흐름 (아무 상관이 P는 또는 N MOS의) 발견과 같은 경우에도 그들은 정확히 동일한 트랜지스터의 크기가되지 않습니다.그리고 현재의 비율 승 동일되지 않습니다 / 패 비율.그래서 난 지금 다른쪽으로 전류를 얻기 위해 왼쪽 전류 소스의 가치를 줄일 수있다.그것은 아주 이상한 것으로 보인다.누구 나 좀 도와 줄래?
감사합니다! [/ B 층]

 

[alchen77]

당신은 어떻게 확인합니까 VDS 같은 또 무엇입니까??
VDS는 또한 현재의 방정식에서 매개 변수입니다.

 

[no_mad]

안녕하세요, 록키

Pls, 전류 미러의 어떤 종류를 사용 불러 얘기??그것을 간단하게 현재의 거울이 있나요??난 높은 cascode 전류 미러를 사용하여 스윙으로 U 제안했다.사촌이 세상을 좋은로드 (gmro2)의 이익을 위해 포기

 

[Guest]

[No message]

 

[Vamsi Mocherla]

alchen 마찬가지로 VDS 채널 길이 변조 효과가 있기 때문에 작은 길이의 트랜지스터를 동등하게 유지하는 것이 중요했다.그래서, 확실히 큰 길이와 가로 세로 비율이 반복합니다.그것은 더 가야.

마지막으로, 현재 단순한 거울이 유용하지 않습니다.만약 당신이 양쪽 모두 비슷한 성능을 갖고 싶어 그러니까,하려고 cascode

 

[jiangwp]

제가 현재 현재의 거울에 미러에 오류가있을 생각합니다.

바이폴라 또는 모스 과정, 거울의 상대적인 오류가 있음 Ouput 저항이 증가함으로써 향상됩니다.

 

[Colbhaidh]

이 시뮬레이션 또는 실제 실리콘에 있나요?
만약 실제 실리콘 레이아웃 아마에 대한 책임을 보였다.

 

[MLR67]

길이 변조 유죄를, 그래서 당신은 cascode RDS를 늘릴 수 있도록해야합니다

 

[kwkam]

당신은 소스와 공급 사이의 저항을 추가보십시오.그것은 현재와 일치하는 데 도움이되어야합니다

 

[Konqueror]

대부분의 이유는 아마도 다른 Vds.use로 구성 대승 높은 cascode 수있습니다 때문입니다 또는 접혀 cascode

 

[ambreesh]

2 개의 트랜지스터에 걸쳐 동일한 Vds와 함께 시뮬레이트.
당신이 해류에 차이가 관찰되지 것