레이아웃"폴리

[Guest]

정말 ....이 문제를 몇 가지 도움이 필요 해요

저기 게이트 영역과 같은 연락을 잘라 그 대신 두께 폭스 상단에 얇은 게이트 옥사이드입니다 바로 위에 폴리 실리콘 게이트 연락 최소 거리를 디자인 규칙입니다.

이러한 규칙에 대한 알루미늄의 접합 급상승 실리콘으로 확산 / 직접 접촉과 폴리 실리콘 때문일 수있습니다 이유입니다.이것은 이전 기술에 대한 약자 승 - 플러그 또는 장벽 레이어를 사용하지 않습니다 아직 유효하지 않습니다.

W의 도입 플러그와 장벽을 레이어 '로 함께 실리콘과 알루미늄의 직접 접촉하지 않도록 쿠션'.만약 우리가이 규칙을 위반하고 아래에 얇은 산화막과 게이트 트랜지스터 게이트의 상단에 직접 연락을 잘라 그곳에 어떤 잠재적인 안정성 문제가 있습니까???

 

[Guest]

[No message]

 

[Guest]

팹 자주 질문입니다.
내 지식을하려면, 아무 팹 결함을 통계와 여기에 장기적인 신뢰성이 연구가 완료되었습니다.
만약 귀하의 회사가 충분한 resourses이 스스로 이러한 테스트를 할 수도있습니다.
아니면 지금까지 이렇게 당신을 설득하려고하면 그것만큼 큰 영향력을했습니다.
이 일을해야 첫눈지만, 결함 통계 및 신뢰성을 알 수없는 나에게는 것입니다.

 

[Guest]

예멘 아랍 공화국 답장을 보낼 감사합니다!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />하지만 한정된 자원을 ....와 함께 시작하는 회사입니다

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />던 내 상사는 그것의 신뢰성 분석을 할 자선되지 않을 것 같아 ...
그는 책을에서 또는 리소스를 선호하는 것이 점점 싸구려로 그물을 의미 ....: P는

 

[Guest]

관장님 위험을 좋아한다면, 그는 당신은 보상을위한 좋은 기회가있다.
제가 아는 사람이 스타 게이트를 자신이 테스트 칩은에 연락을 넣어 효과 사람.그들은 파운드리 디자인 규칙 위반 해냈어.그러나, 그들은 항복 통계 또는 장기적인 안정성을 테스트하지 않았다.

 

[Guest]

난 당신이 시작에 너희가 처음 과학에 가서 다음 작업을 만드는 데 초점을 맞추어야 말할 것이다.
파운드리 당신을 위해 그것을 할 것이라고 당신이 어떤 경우 아마도 없을 것입니다 큰 볼륨의 경우 실행합니다.
Alsoi - 얼마나 많이 당신을 구할까요?당신은 (만약 당신이) 서로 장소를 낸드 Pmoses 오른쪽의 CMOS NEX겠습니까?안 할거야.
내가 비록 당신이 어떤 사람보다 더 많은 문제가 발생 될 일을 거라 믿습니다.라이브러리 등을 사용할 수 없음
그러나 만약 당신이 위험을 사랑하고 그 시간에 많은 시간을 폐기 또는 낮은 수율 당신과 함께 살 수있을 것이라고 뭔가가 - 그것에 대한 생각하고 있어요.