레이아웃 트랜지스터의 CMOS의 RF의 요청에 대한 참조 설계

[rficlover]

현재 전 인버터 제어 전류이다 시리즈 오전 VCO를 현재 굶어 죽었을하고 디자인을 클릭합니다.
내가 손가락을 사용 2.5u 폭.
현재 transitor 레이아웃과 세포 아니라, 컴팩트하게 지연 세포 interconnections 사이로 길이 2.
디자인 낮을 수 그들을 배치하는 방법에 트랜지스터 레이아웃과 질서 단축 기생은 상호 그 거리를, 그럴 방법 난 줄 알고 싶어요.
모두 감사.

 

[arno_a_boy]

거기에 언급된 모든 지점 u는 위치의 CMOS 고려하여 레이아웃을 소프트웨어가 유용하고 효율적으로 설계되었습니다.위치 최고의 레이아웃으로 가장 효율적인 라우팅.HSPICE 그래픽을 가지고 이러한 자동 레이아웃은 매우 디자이너는 아니지만.
내가 사용하는 protel과 범위 내에서 일부 orcad하기는하지만, HSPICE 옵션을 가지고 있습니다.

 

[Guest]

[No message]

 

[rficlover]

현재 내가 IC를 사용하여 케이던스입니다.전 설계도에서 레이아웃을 어떻게 모를 생성합니다.
다른 사람의 얘기에 나도 한 해 내가 그려준 트랜지스터와 그들을 연결하고 그들을 놓습니다.그리고 내가 조언을 오전 다음.
그러나, 나는 오전, 기술의 레이아웃 아직 부족을 어떻게해야하지 트랜지스터로 레이아웃 효율적이고 컴팩트한.
레이아웃에 관한 책을 그러나 몇 가지 힌트를 할 줄, 그것은 책 두께에서 힌트를 배울 신속하게되지 쉽게
그래서 사람 경험이 어떤 것이의 디자인을 따라 마음에 그냥.

 

[nxing]

에 대한 대부분의 방법을 알고 경험에서 온 수 있습니다.
아마 당신은 내부 ADI는 IT 또는 회사에서 큰 자료를 찾을 수있는 어떤 것.정격 도서에 대한 레이아웃 해줘 - 최고하다 "는 아날로그 아트"레이아웃

 

[chinito]

에서 문제를 보이는가하는 데 당신이 좋아하는 기생 상호.난 당신에게 말할 증오하지만 이러한 것들을 당신에게 가르쳐 줄게 수있는 도서를 찾을 수 없습니다.그것은 시간이 기능이야.내가 더 잘 사용하는 방법에 대해 **** 시간은 내가 가지고있는 레이아웃하지만 자신.내가 나쁜 생각을 가지고 오랜 정말 감각은 시간을 배우고 기하학적 때문에 내.시간이되면 그것을 배울 수있는, 그래서 수 있지.그냥 다른 방법을 유지하려는 그들을 추출하고 모자를 찾을 수있는 방법 중 몇 아프 기생을 저장 할 수있어!

 

[beabroad]

난 기사를 찾아 같은 기능을 추출물에 C와 연구의 기생 성분을 추출할 수 없습니다부터 거장 시간을, 또한 수 없다 그것은 추출
나) 온라인 전송으로 것입처럼 (그것이해야하는 라인을 포함한 상호 금속 아는 기생 성분을 가득 추출 어떻게 치료.

 

[kisspig_84630]

감사를 필요가 그것을!

 

[jecyhale]

rficlover 작성 :

현재 저는 현재 제어 인버터의 일련의 현재 굶어 죽었을 VCO를,에 디자인을하고있는 중이야.

제가 2.5u 너비 손가락을 사용합니다.

현재 transitor 레이아웃, 그리고 전화를 콤팩트하게되지 지연 세포 사이의 interconnections 두 가지 길이 있습니다.

기생은 낮은 것입니다 그래서 어떻게 트랜지스터 레이아웃을 설계해야할지하는 방법과 장소에 그들을 위해서는 상호 거리를 단축하기 위해, 싶습니다.

모두 감사.

 

[jbeniston]

rficlover 작성 :

현재는 전 케이던스 IC를 사용하고 있습니다.
어떻게 레이아웃을 생성하는 구조도에서 모르겠어요.