레이아웃"전송

  • Thread starter master_picengineer
  • Start date
M

master_picengineer

Guest
안녕 모두,
어느 어디 nmos의 일괄 및 trasmission 게이트 PMOS 트랜지스터가되면 말해 줄래.
감사합니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
Nmos '에 낮은 전압 (GND로, VSS)에, PMOS의에 가장 높은 전압 (VDD, VCC는).

 
Vdd 귀하의 MOS 소자의 기술에 따라 달라집니다 ....

 
어떤 이는 내가 사용 = 1.0/1.2/3.3 승 VDD 65 n 프로세스를 위해서?

 
대답
: 아난드 Srinivasan 썼습니다 :

Vdd 귀하의 MOS 소자의 기술에 따라 달라집니다 ....
 
master_picengineer 썼습니다 :

어떤 이는 내가 사용 = 1.0/1.2/3.3 승 VDD 65 n 프로세스를 위해서?
 
내가 1/1.2/3.3V에 대한 서로 다른 디바이스 (두꺼운 산화) 뭐지 것이라고 기대합니다.그럼 당신은 여러 VDDs 그래서 죽으 장치 유형을 가지고있다.각 블록에 대해 당신과 다른 것 VDD VDD 그래서 그 블록에서 일괄 PMOS를 연결합니다.당신은 1V 미만에 연결되어 있어야하고 또한 3.3V - 그럼 별도의 아 - 우물 2 장치는 각 1V 미만의 기타와 3.3V의 옆에있을 수

 
NMOS의 일괄 이상의 전압을 사용할 수에 연결되어야합니다
운영 및 PMOS의 대량 마땅한 최고에 연결되어 있어야
작동 전압.논리는 일반적으로 최소 전압 프로세스로서
그래서 NMOS의 대량 GND로에 연결되어 있어야합니다 GND로합니다.그리고 예를 들어,
귀하의 작업에 VDD = 1.2 일괄 연결해야 사용하는 경우
PMOS의 경우 1.2 VDD = 3.3 다음 3.3을 선택할 수 있도록하지만, 그
그것을 최대 작업에 사용할 수있습니다.

Raduga

 
도와 주셔서 감사합니다.
다른 질문이있습니다.이 게이트를 사용하여 설계 SEDIT :
질문 1 : 입력 및 B 두 입력과 같이 정의됩니다 출력 또는 / 출력으로 정의입니까?
질문 2 : 게이트 (A와 B 3 핀 및 Cbar에 Cconnected) 또는 4 핀 기호의 디자인을 위해서?

고마워.

 
1 분기, 트랜지스터, 그래서 대칭하는 입력 및 출력 등, 무엇을 그것을 연결하는 방법을 당신이 가지고 depens.

질문 다시 선택은 당신이, 그것에 따라 달라집니다 방법과 장소 당신이 필요합니다 4 입력 회로 shouwn에 대한 Cbar 만듭니다.

 
감사합니다 올드 닉,
자세히 설명해 주시겠어요.처음으로 가리 킵니다.

 
트랜지스터 대칭, 그래서 아무 측면과 밖에서 측면이다.그것은 전적으로 자신에게 (그리고 당연히 전압 레벨을 다시 자신에게 달려있 양쪽)의 데이터 전송됩니다 어떤 방식으로.

 
안녕
이 게시물보기 :
ftopic249565.html
안부

 
금주 모임,
모스의 종류에 따라
NMOS 일괄 넥타이 하나는 항상 잘 기술 NMOS 일괄로 접지에 연결되어있는 기판입니다.
PMOS, 다중 공급 과정에서 우리는 가장 핵심적인 장치를 공급 & 내가 데리고 가야 / 디바이스에 대한 높은 공급 장치 및 그렇게 O를 가져가라.
안부 인사,
라니아

 
여러분 모두 감사합니다,
나는이 문제 게시물에 발표 분석
ftopic249565.html

내가 뭘 할 때 차이가 Vdd와 VSS에 연결 PMOS 일괄 이해하지 못했습니다.

제발, 사람을 설명할 수있습니다.

 
master_picengineer 썼습니다 :

여러분 모두 감사합니다,

나는이 문제 게시물에 발표 분석

ftopic249565.html내가 뭘 할 때 차이가 Vdd와 VSS에 연결 PMOS 일괄 이해하지 못했습니다.제발, 사람을 설명할 수있습니다.
 
감사합니다,
하지만 난 아직도 VSS는와 Vdd 사이의 차이를 이해하지 않습니다.
모든 장치.
마지막으로 편집한 2007년 11월 23일 9시 49분에 master_picengineer;에서 1 시간을 편집한 총

 

Welcome to EDABoard.com

Sponsor

Back
Top