레이아웃"의

[manissri]

안녕하세요, 난 65nm 공정 기술에 대한 노력 .. 오전
내가 opamp 및 기타 아날로그 회로 설계입니다.
내 질문에 길이 난 아날로그 회로 설계는 무엇을 가지고 있어야합니다.
책을 하나 lenth 최소 2
~ 3 번 채널 길이 변조 방지 소요해야했다.
65nm 공정의 전 또는 최소 길이 걸릴해야한다고 책은 최소의 (2
~ 3 회 말했다)
회신하여 주시기 바랍니다 ..

 

[gingerjiang]

아날로그 설계, 일반적으로, 우리는 경기, 이득 등 고려에 대한 최소 길이를 사용하지 마십시오
당신은 도서의 제안을 준수하거나 트랜지스터의 특성 곡선을 시뮬레이션 길이를 따지기

 

[Guest]

[No message]

 

[chenjia]

난 2
~ 3um이다 더 나은 아날로그 블록 같아요.

 

[sunking]

면, 스위치, 당신은 최소 크기를 사용할 수있습니다.

 

[manissri]

이 스위치는 .. 아니
그것은 완전한 아날로그 amplfier입니다.
그래서 길이는 내가 .. 무엇을 사용해야합니다

 

[gingerjiang]

난 당신 제이 베이커는 '책 -의 CMOS 혼합 신호 회로 디자인을 읽으시기 바랍니다
이 책에서, 저자 트랜지스터의 특성 곡선을 시뮬레이션에 의해 MOS의 길이를 결정

 

[hung_wai_ming@hotmail.com]

gingerjiang 내가 생각하는 방법 중 하나를 최고의 방법 중 하나를 결정하는 것입니다.그들은 그 옛날 기술에서, 그래서 2-3 혹은 5 배 정도이다 우리는 항상 낡은 책들 말을 신뢰해야합니다.
자, 기억, 당신은 우리가 어떤 것이어야 아주 아주 고급 기술입니다 65um 사용하거나 제 3 효과를 지금도, 제 2 및 누수 문제가있습니다.또한, 나는 당신이 파운드리에서 트랜지스터의 특성 보고서를 확인하십시오 불일치 트랜지스터 장치의 크기를 수용하는 것이 좋습니다., 그렇지 않은 경우, 귀하의 작전 - 앰프 큰 잘못을하는 경향이 될 일치