레이아웃"의

M

malind

Guest
왜 최대의 CMOS 래치 무엇입니까?왜 그것이 발생하지 않도록 조치를 우리가 무엇을 채택할 수 있습니까?

 
전원 신호 사이의 낮은 저항 latchup라고합니다

 
아래의 링크를 참조하십시오 :
ftopic105224.html

안부,
Davood.

 
래치 업 실패 메커니즘을 수신한 기생 사이 리스터 기생 실리콘 제어 정류기 또는 SCR은 (같은) 실수 회로 내에서 만들어집니다 현재 지속적으로 그것을 통해 한 번 실수로 발생하거나 켜져 흐름의 높은 금액을 일으키는 관련된 .관련된 회로에 따라 전류 흐름이 메커니즘에 의해 생산되는 금액을 충분한 장치를 전기 overstress (EOS)에 의한 영구적인 파괴의 결과가 큰 수있습니다.

 
안녕하세요.

내가 당신에게 도움이 될 것이다 첨부 파일 바랍니다.

YC
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
두 기생의 CMOS 트랜지스터의 기판에 존재하는, 소음이나 기타 작은 전압과 같은 원치 않는 신호와이 트랜지스터를 실행할 수있습니다 VSS는 어떤 결과에 칩 먹으렴의 y를 우리가 할 N 중 불을 - p를위한 감청 Vdd로부터 직접적인 경로를 vreate 것 트랜지스터 및 P - n이 트랜지스터를위한 도청.

 
신문에 당신을 위해 유용할 수있습니다
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
다음과 같은 종이 몇 가지 테스트를 위해 조언을 줄 것이다
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
나는 그것으로 U 다음보기 PDF 안녕 분명히있을 것 같아.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top