레이아웃"의

[chang830]

안녕,
내가 설명할 수없는 ESD가 문제가있다.희망 당신은 전문 가용의 도움을 ESD를 얻을합니다.

Pls.첨부된 그림을 참조하십시오.이것은 실패 핀 연결됩니다.핀 입출력에 대한 입출력 - ESD를 ZAP에 HBM 1500V를 통과하지 않았다.내가 왜 그러는지 이해할 수없습니다.

첫째, 게이트 의심의 여지가 손상되었습니다.하지만 다른 핀이 동일한 경우에만 ESD 보호 기능과 게이트를 연결 OK.It 잘 작동의 ESD 다이오드를 보여줍니다.그래서 나는 NWELL 저항을 의심 NMOS Tr 자사의 드레인 NMELL 저항에 아마도 범죄 공동 whith.

하지만 제가 가능한 실패 mechanisim exsist 밖으로 생각할 수 없다.

BTW, 그것은 0.5um CMOS 공정입니다.의 ESD 다이오드 4000V ESD가 ZAP 설 수있습니다.

당신이 나를 도와 줄 래요?

고마워요
민들레
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[chenjia]

의 ESD 다이오드 별거 아닌 가요?

 

[Guest]

[No message]

 

[aryajur]

안녕하세요 장
ESD가 매우 복잡한 문제이며, 거기에 일이 잘못 갈 수 톤의 될 수도 있고, 아주 잘 레이아웃 문제가있을 수있습니다.설계도에서 포인트를 말할 수있습니다 :

1.만약의 ESD 다이오드의 주요 클램프를 통해 전류 션트 ESD가 충분히 낮은 저항 경로를 필요 없어요은 diff 쌍을 NMOS에 대한 귀하의 게이트를 직접 패드에 게이트를 쉽게 얻을 수 손상에 연결되어있습니다.이것이 I / O를 아주 멀리 메인 클램프에서 왔을까요?
2.만약 다른 트랜지스터 (누구 드레인 그리고 패드에 nwell)에 연결된 후 어쩌면 당신 Nwell 저항이 충분히 높지 않을 손상지고있습니다.
3.버스 노선을 확인하고 전체 저항은 실패의 ESD 본 경로 계산합니다.면, 다음 몇 가지 노드 충분히 높은 고전압 장치의 손상을 오르고있을 수있습니다.

 

[hung_wai_ming@hotmail.com]

안녕하세요 Chang830,

ESD가 zapping 들어, 몇 가지 모드가있습니다
(1) 아이오와 아이오와 대
(2) 아이오와 VDD 비교
(3) 아이오와에서 VSS 비교
(4) 비교에서 VSS VDD

위의 모든 사용하여 / - 봤어요의 ESD 펄스.
제발 상태를 명확하게하여 결과를 명확하게 pls 그래서 우리가 당신을 분석할 수 있도록 전체 칩 핀 assignemt 상태.