C
chuzi
Guest
안녕하세요, 모두
내가 처음으로 프로젝트를 시그마 - 델타 ADC에서 아날로그 IC 디자인 beginer 최근입니다.
제 경우 : 1 비트, 캐스케이드 2 - 1 - 1modulator, 64 OSR, 시뮬 링크에서 108dB의 SNR, 노이즈 KTC / 클럭 지터 / nonideal opamp 고려 될 수있다, 97dB의 SNR, 노이즈 레벨을 될 수있다에 대해서 - 140dB.
그럼 난 내 회로를 시작합니다.
회로를 시뮬레이션 할 때, 그것에 대해 잡음 플로어 - 100dB, 80dB의 SNR보다 낮은 이유 잡음 플로어 정말 대단한입니다했다 무엇입니까?이런 일이 할 수있습니다 무슨 이유로?
고마워, 모두에게 인사 : |
내 opamp (5.6pf로드) : unitfreq 372Mhz, phasemargin 71.6, 게인 97dB, 슬루율 280V/us, 입력 노이즈 5nV/sqr (Hz에서).
시뮬레이션, 샘플 속도 20MHz의 입력 신호가 100kHz 속죄 파도를 선택합니다.
시뮬레이션 소프트웨어 : HSPICE, VCS는 (NanoSim).
감사합니다
chuzi에 의해 2005년 12월 21일 4시 16분에 편집한 마지막으로, 1 시간을 편집한 총
내가 처음으로 프로젝트를 시그마 - 델타 ADC에서 아날로그 IC 디자인 beginer 최근입니다.
제 경우 : 1 비트, 캐스케이드 2 - 1 - 1modulator, 64 OSR, 시뮬 링크에서 108dB의 SNR, 노이즈 KTC / 클럭 지터 / nonideal opamp 고려 될 수있다, 97dB의 SNR, 노이즈 레벨을 될 수있다에 대해서 - 140dB.
그럼 난 내 회로를 시작합니다.
회로를 시뮬레이션 할 때, 그것에 대해 잡음 플로어 - 100dB, 80dB의 SNR보다 낮은 이유 잡음 플로어 정말 대단한입니다했다 무엇입니까?이런 일이 할 수있습니다 무슨 이유로?
고마워, 모두에게 인사 : |
내 opamp (5.6pf로드) : unitfreq 372Mhz, phasemargin 71.6, 게인 97dB, 슬루율 280V/us, 입력 노이즈 5nV/sqr (Hz에서).
시뮬레이션, 샘플 속도 20MHz의 입력 신호가 100kHz 속죄 파도를 선택합니다.
시뮬레이션 소프트웨어 : HSPICE, VCS는 (NanoSim).
감사합니다
chuzi에 의해 2005년 12월 21일 4시 16분에 편집한 마지막으로, 1 시간을 편집한 총