레이아웃"에

[DZC]

안녕,
나는 간단한 VerilogA 모델을 생성하고 트랜지스터 수준의 회로 (간단한 인버터) 이내에 그것을 사용하지만, 내가 VerilogA 시뮬레이션 프로세스가 엄청나게 느려지 모듈을 추가 발견, 그리고 몇 가지 warnnings도있습니다.
누구와 같은 문제가 발생 하는거죠?
귀하의 답장을 보내주셔서 감사합니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[elbadry]

아마도 당신 출력 전환 필터가 필요합니다

브이 (아웃) " 전환 (브이 (x)를, tdelay, trisefall)

또한 조건이 어떤 경우에는 천천히 것이 사용 중일 수있습니다

 

[Guest]

[No message]

 

[swicap]

U 올바르게 설정해야 통해 UR 상승 / F와 크로스를 허용 시간.