레이아웃"사례

G

Guest

Guest
안녕하세요 여러분,

내가 cascode 사우스 캐롤라이나와 함께 한 무대에 opamp - CMFB는 아래의 그림을 완전히 보여줍니다 차동 접이식 첨부해 주시기 바랍니다.그럼 내 옆에있는 게시물, 거기에 내가 equavilent 저항기와 CMFB 구조로 사용될 수있는 또 다른 그림 생각입니다 (어느 나) 연구 - CMFB 여기로 전화.

이 페이지에서 CMFB 구조 442 (챕터 12)에 대한 책을 Razavi, 또는 강의를 21에서 변형입니다
http://eeclass.stanford.edu/ee214/
회로에 대한 설명이 강의는 "수동 CMFB (1)"

대신 무대에 꼬리를 입력 전류 소스를 피드백 제어 지점을 연결하는, 내가 가기 PMOS에 cascode 무대 전류 소스가 연결되어있습니다.

내 시계는 2 단계에서 사용되는 스위치와 전송 분 게이트입니다.길이와 너비를 두 번 분 PMOS 용, 너비와 길이와 NMOS의 모든 분.

내 시계는 단계 1에서 사용되는 스위치는 PMOS만을 분 길이와 너비를 두 번 분.

클록 주파수는 200kHz ~입니다.

그리고 난 커패시터 값을 100fF에 1pF 사이에 (각)와 사우스 캐롤라이나에만 거의 같은 시뮬레이션 결과를 CMFB 구조; 연구에서 - CMFB, 난 단지 500fF 및 200kHz ~, 누구 equavilent 옴 저항 10M의 각입니다려고 노력했다.

내 질문에 다음과 같은 위치 :

1.당신이 두 수치 계산과 시뮬레이션의 목적 용어 equavilent로 볼 수있습니다 동의하십니까?

아니, 만약 당신이 적합을 지정 왜 그들이되지 않습니다 주시겠습니까?당신이 내게 가르쳐
여부 equavilent 연구 - CMFB 구조를 얻을 수있는 방법은 무엇입니까?

2.이러한 위치 시뮬레이션의 목적 용어, 현재, 내가 열 수 - 70dB와 직류 루프 게인 연구와 주위에 - CMFB 구조도 얻을 같은 특정 법안의 F - 3B를, 화합의 이득 주파수, 오픈 루프 opamp에 대한 위상 여유.

그러나, 나는 단지 PAC 시뮬레이션, PSS를 사용하여 훨씬 적은 단일 게인 주파수 이전의 경우와 비교해서, 그리고 아주 좋은 오후 사우스 캐롤라이나를위한 CMFB 50dB 오픈 루프 게인 직류를 얻을 수있습니다 (이전)과 비교.

그 사람이 우리의 포럼에 전에는 PAC에 대한 언급이 기억, 그것을, 그래서 사우스 캐롤라이나의 절반 기간 구조와, 거기에 어떤 경우에 당신은 6dB 자사의 PAC에 대한 더 추가할 필요가 절반은 에너지 손실이 전체 기간을 계산합니다.만약이 항상 모든 경우에이 사실이라면 그럼, 난 우리가 어떻게 PAC 시뮬레이션과 자신감을 느낄 수 있을까요? 무엇입니까?

그리고 켄 Kundert 박사의 논문에 대해 사우스 캐롤라이나 또한 필터 simualtion, 그는 추가적인 S / H 조 회로 및 따라서 PAC, 예상 결과를 얻기를 제외하고 거기에 당신의 결과에 색소가 언급했다.

만약 내가 추가한 그럼에도 6dB 내 경우에는 더 많은, 아직은 아니 주위 70dB.

난 사우스 캐롤라이나 - CMFB 구조 강의 21 Razavi 책에 나와있는 시도했다.상기와 같은 결과를 하나의 주위에 70dB (연구 - CMFB, 오픈 루프), 다른 48dB (사우스 캐롤라이나 - CMFB) 내 디자인입니다.

제가 뭔가 잘못한 게 있어야지만 아직 잠시 동안 그것을 알아낼 수없습니다.그러나 나는 확신이 시간과 적절한 클럭 타이밍 다이어그램을 가지고 (이전에) 죄송합니다.

사람이 충돌 날 지시 수 있을까요?귀하의 제안에 정말 감사합니다.

3.이 질문에 이상적에 관해 사이의 요청 / H 조 회로와 사우스 캐롤라이나 필터 simualtion하는 방식입니다.

나도 여부 사우스 캐롤라이나 입력 회로를 가진 모든 경우에 필요한 알고 이상적 S를 추가하고 싶습니다 / PAC하기 위해서는 출력을 최고 출력은 다음과 같은.이후 어떤 경우에, 난 단지 PAC와 이상적 S에서 시뮬레이션 결과를 얻을 수있습니다 / H 조 언제나 배포하는 데 필요한, 그럼 내가 단위와 같은 플롯에서 정확한 결과를 판독 수없습니다 게인 주파수 알았는데, 죄 때문에 ( x)를 / x를 필터링하십시오.

만약 내가 잘못했다 제발 수정하십시오.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
연구의 그림 - CMFB 구조
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
사실 난에 대해 어쩌면 한 cascode 무대의 한쪽 다리에있는 트랜지스터의 생각 triode 영역에서 어느 3000에서 얻을 드롭 ~ 4000-500 원인 단계 2, 중.하지만 난 방법을 읽거나 30 클럭 사이클에 대한 직류 동작 점을 찾을 모르겠어요.

나는 () 출력 및 잠재적인 피드백 제어 지점에 대한 직류 레벨을 해제 계속 작은 신호 입력 공통 모드 입력 PSS에 좋은 결과를 얻을 수있습니다.하지만 각 반 사이클에 대한 트랜지스터의 직류 동작 점을 식별해야할지 모르겠다.

누군가가 이것에 대해 내게 가이드를 수 있습니까?

 
내가 시작 시간을 설정하지 않으면 PSS에 맞춰 :

xinstance 누르 tstart = 30us ...

만약 당신이 tstart 설정하지 않으면, 누르 지마 = 0에서 모두 cmfb 및 출력 레벨이 아직없습니다 woring 계산됩니다!만약 출력 레벨 또는 두 VDD GND로, VCM은 사용하지 않을 수있습니다 당신은 PSS에 분석의 출력 레벨을 볼 수있는, 그것을 당신 tstart 적절한 작동 상태를 설정해야 의미합니다.

안부

 
당신은 사우스 캐롤라이나에서 치명적인 오류 - CMFB 회로를 가지고, 그래서 당신은 그것을 제대로 PSS에 시뮬레이션 작업 : PMOS 디바이스의 게이트 오타 출력 스테이지에서 ph1 스위치 왼쪽에 묶여 있어야 얻을 수없습니다.확인 종래의 사우스 캐롤라이나 - CMFB 회로를 신중하게 당신은 그 오류를 발견할 것이다.

 
직감을 썼습니다 :

내가 시작 시간을 설정하지 않으면 PSS에 맞춰 :xinstance 누르 tstart = 30us ...만약 당신이 tstart 설정하지 않으면, 누르 지마 = 0에서 모두 cmfb 및 출력 레벨이 아직없습니다 woring 계산됩니다!
만약 출력 레벨 또는 두 VDD GND로, VCM은 사용하지 않을 수있습니다 당신은 PSS에 분석의 출력 레벨을 볼 수있는, 그것을 당신 tstart 적절한 작동 상태를 설정해야 의미합니다.안부
 
안녕
내가 tstab = 1ms도 너무 긴 것 같아요 ..만약 당신이 지금 tstart 설정 tstab도없이 떠날 수 ... 난 그냥 아무 tstab 사용하는 컨버전스의 경우에는 ..당신은 또한 당신의 케이던스 문서 폴더 spectreref.pdf의 장을 PSS에 참조할 수있습니다.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
출력 오타 단계 1 다음 단계로 사우스 캐롤라이나 cmfb 너무 샘플 것입니다
그 시간에 출력하여 보였해서는 안됩니다.그래서 사우스 캐롤라이나 cmfb되어야합니다
단계 2 OTA의 출력에 연결되어있습니다.맞죠?

 
사우스 캐롤라이나 cmfb 것이 중간에 의견을 가리킨와 아무 상관 phase1 또는 phase2에서 일하고 있기 때문에 vout_p 및 vout_n 사이에 두 개의 콘덴서를 사용하고 있어요.cmfb 시계를 다시 두 커패시터를 충전하므로 phase1에 phase2을 변경할 수있습니다 / phase2에 phase1, 또는 심지어 cmfb 시계를 동시에 출력 공통 모드 정착을 중단하는 데 사용됩니다, 어떤 차이가 확인되지 않습니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top