레이아웃"모든

O

OMEsystem

Guest
Plaease 어떤 과정을 유사 디자인 설명 자료 제안
깊은 서브 미크론 크기의 CMOS 특히 대량 생산을위한 기술이다.
모든 realated 주제를 환영합니다.

감사합니다,

 
안녕하세요 ... theoritical 토론 이미 거의 모든 아날로그 설계 도서 .... 몇몇은 아래에있을 ful 도움이 될 수있다 ...책 :1.Razavi .... 아날로그 설계 (의 CMOS)

2.그레이 - 메이어 : 4 저자 - "아날로그 디자인

3.존스 - 마틴 : 아날로그 디자인 :

4.베이커 : 비교기일부 Paers :1.는 IEEE JOURNAL 고체 상태 회로, VOL.38, 아니에요.3 오는 3 월 2003 : 아날로그 디자인에 대한 이해 MOSFET의 불일치 : 패트릭 G. 드레넌, 회원이, IEEE, 콜린 C. McAndrew, 시니어 회원이, IEEE

2.는 IEEE JOURNAL 고체 상태 회로, VOL.40, 아니오.6 2005 년 6 월; 장치 불일치 및 Tradeoffs 아날로그 회로의 설계에서, 피터 인민 Kinget, 시니어 회원이, IEEE

3.는 IEEE JOURNAL 고체 상태 회로, VOL.40, 아니오.8 월 2005; 컴팩트 모델 MOSFET의 불일치의 회로 설계에 대한; 카를로스 Galup - Montoro, 회원이, IEEE, Márcio C. 슈나이더, 회원의 IEEE, 외 알;

4.IEEEJOURNAL 고체 - STATECIRCUITS, VOL.사우스 캐롤라이나 - 21, 아니에요.6, 12 1986; 특성과 불일치의 MOS 트랜지스터에 정밀 아날로그 디자인에 대한 모델링; KADABA 인민 LAKSHMIKUMAR, 회원이, IEEE, 로버트 A. HADAWAY, 마일 대답 코플랜드, 노인 회원이, IEEE

5.는 IEEE JOURNAL 고체 상태 회로, VOL.21 일, 아니에요.2.1992년 2월; 통계 모형 장치의 불일치 MOS 집적회로, 크리스토퍼 마이클과 모하메드 이스 마일, 시니어 회원이, IEEE

6.충격 트랜지스터 불일치의 속도 정확성에 전력 트레이드 오프의
아날로그 비교기 회로
피터 Kinget 및 Michiel Steyaert
Katholieke Universiteit 루븐, ESAT - MICAS
Kard.Mercierlaan 94, B 조 - 3001 Heverlee, 벨기에

7.거래는 IEEE 회로 및 시스템 2 : 아날로그 및 디지털 프로세싱, 신호 VOL.46, 아니에요.7 1999년 7월 937
거래 Briefs
분석 표현식 고조파 왜곡에 대한
낮은 주파수 장치에 불일치로 인해시
현재의 CMOS 거울에
에릭 Bruun

또한, 일부 레이아웃이 도서에 대한 참조는 다음과 같은 수있습니다 ....
http://www.edaboard.com/viewtopic.php?t=90857&highlight=hastings모든 책들이 보드 availbe있습니다.논문의 대부분은 .... 그래서 그들을 찾기 .... 못하게 날 .... 잘 찾지 못하면희망이 도움이 될 ...sankudey

 
답장을 보내주셔서 감사합니다, 당신을 종이에 헌신하는 것이 좋습니다 것이
하위 프로세스를 변형 - 미크론 CMOS 및 설계에 의해 yied 개선?

감사합니다,

 
어이,
위의 서류와 특히 책을 아래에 몇 가지 다른 사람이 .... 적합합니다 ...

저전력의 CMOS 아날로그의 통합 회로 설계 1.Robust
타림, 결핵, 이스 마일 봐라, M;
회로, 장치 및 시스템, IEE 논문집 [또한, IEE 논문집 G 조 참조 회로, 장치 및 시스템]
볼륨 148, 제 4 2001년 8월 페이지 (들) : 197 - 204
디지털 객체 식별자 10.1049/ip-cds : 20010340

요약 : 깊은 서브 미크론 범위 및 전원 공급 장치의 전압에 규모로서 기능으로 이동, 확대는 두 장치의 불일치와 남북의 효과를 성능과 안정성 아날로그 집적회로의 공정 변화가 죽으면 감소됩니다.stati .....

2.영향 및 프로세스 변화와 아날로그 디바이스 불일치의 모델링 / RF 회로 설계
Yuhua 쳉;
장치, 회로 및 시스템, 2002.회보 제 4의 IEEE 국제 카라카스 회의에
17-19 2002년 4월 페이지 (들) : D046 - 1 - D046 - 8
디지털 객체 식별자 10.1109/ICCDCS.2002.1004068

요약 : 저항기, 커패시터의 전기적 특성의 로컬 프로세스 변화 및 장치 불일치의 영향, 그리고 MOSFET을 검토합니다.그것보다 더 아날로그에 드 ..... 중요 해지고 논의는 주로 장치의 불일치에 초점입니다

3.기술에 대한 온 - 칩 공정 전압 및 온도 감지 및 보정
칸, 품질 보증, 싯다르타, GK; Tripathi, 디; Wadhwa, SK; Misri, 공화국;
VLSI 설계, 2006.제 5 회 국제 컨퍼런스 개최 임베디드 시스템 디자인에 대한 공동있습니다., 19 일 국제 컨퍼런스
03-07 2006년 1월 페이지 (들) : 581 - 586
디지털 객체 식별자 10.1109/VLSID.2006.155

요약 :이 종이, 전압 프로세스를 감지하고 온도 (PVT) 통합 회로 칩 및 웨이퍼에서 유사 기술을 제공합니다.종래의 유사 기술 프로세스 감지 어떤 수법의 살인인 장치 (NMOS 및 PMOS) 이동에 난 .... 제한되어있습니다

4.포스트 실리콘 파워 / 공정 유사 (IWABB) 개별 잘 적응 바이어스를 사용하여 몸에 존재하는 성능을 최적화
그레그, 제이, 대만, TW;
품질 전자 디자인, 2004.절차.제 5 회 국제 심포지움
2,004 페이지 (들) : 453 - 458
디지털 객체 식별자 10.1109/ISQED.2004.1283715

요약 : 90 나노 노드 이상의 실리콘 공정 기술의 지속 시간 스케일링 문제 처리에 의한 유사 죽을 얼굴이다.24 시간 전원을 일으킬 것입니다 주파수 배포판을 넓혀 프로세스 유사 죽게의 상대적인 규모 증가, 따라서 .....

5.여러 세대에 걸쳐 기술 누출 향상 및 공정 보상에 대한 최적의 시체가 편견을 선택
Neau, C.; 로이 공화국;
낮은 전력 전자 및 디자인, 2003.ISLPED '03.회보 2003 년 국제 심포지엄에
25-27 2003년 8월 페이지 (들) : 116 - 121
디지털 객체 식별자 10.1109/LPE.2003.1231846

요약 : 우리는 최적의 시체를 편견을 결정하는 기법을 제시 (앞으로 또는 반대) 누설 전류 및 스케일의 CMOS 공정 기술의 변화가 보상을 최소화하고자 노력하고있습니다.잠수함 회로 거래 - 밴드와 한계를 유출 밴드 .....에서 누수 터널링

Statistical methods for the estimation of process variation effects on circuit operation

6.

회로의 동작에 대한 프로세스를 변형 효과의 추정을위한 통계 방법
Mutlu, 금주 모임; 라만 봐라, M;
전자 패키징 제조,에 대한 거래는 IEEE [도에] 부품, 패키징 및 제조 기술, 파트 C : 제조,의 IEEE 거래를 참조하십시오
볼륨 28, 제 4 2005년 10월 페이지 (들) : 364 - 375
디지털 객체 식별자 10.1109/TEPM.2005.856534

요약 :이 논문에서는 컴퓨터 기술 (TCAD) 집적 회로 공정 변화에 따른 성능의 정확한 확산 예측을위한 방법을 중심 디자인을 주었 제공됩니다.방법론 공칭 프로세스의 개발을 시작 .....도움말 좋겠다 ....sankudey

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top