레이아웃"내가

[mohazaga]

안녕하세요,,,

IC를 설계했을 때, 그것을 구체에서 사용하는 칩 핀을 입력하고 각 내가 제안의 / 포트 신호 오.Vdda 권력 Vssa 지상을 위해 빈 신호 및 신호 Vout합니다.그들은 또한 Vddo 사용하는 것이 좋습니다.어떤 포트를 내장 칩에 연결되어 있지 않은가.Vddo 핀 다른 모든 I / O를 오프 칩 핀에 금속의 반지에 의해 연결되어 - 3 칩 레이아웃합니다.
무엇 Vddo의 기능은 무엇입니까?왜 모든 연결의 I / O 오프 칩 핀에?자사의 연결된 외부로?

안부

 

[sowmya005]

안녕하세요 Mohazaga,
경기수 문서 U를 통해 입출력 라이브러리를 함께 가지고 갈.
로드 lef 및 레이아웃 아이오와 세포 연구.

 

[Guest]

[No message]

 

[leo_o2]

그것은 특정 IC로 결정되어야합니다.모든 IC로 필요하지 않습니다.난 당신의 IC로 방어막을 사용할 수있을 것 같아요.