레이아웃"과도

[udintbr]

나는 간단하게 출력은 diff 두 번 만난다
- = 2.5V의,에서 VSS = 0 VDD
- 작은 이득 (Av = 2)
- 입력 트랜지스터 (M1은 & ㎡) = nmos
- 부하 트랜지스터 (m3 & M4가) = 다이오드에 연결된 PMOS
- 분 입력 공통 모드 (분) = 0.8V의 피해자
- nmos (M5) 꼬리 전류 = 100uA

운영 포인트 괜찮아, 괜찮아 줄거리는 ac, (거의 0dB).변이 분석 결과 몇 가지 문제가

내가 플러그인 & 아웃하려면 다음 구성 설정 :
워싱턴 = 1V 미만 1 입력 1mV 사인파
워싱턴 = 1V 미만 1mV 사인파 (180 단계 중에)를 2 입력
카스티 야 = 2pF 양쪽 끝을 출력

내가 뭐 가지고있다
직류 레벨 = 1V 미만에서 - 입력 확인 (1mV 사인파)
- 출력 2mV 사인파하지만 직류 레벨 1.455V에서

제가 몇 가지 질문이있어
1) 짓을 제대로 Testbench 설정합니까?오프셋 대형 0.455V?만약 내가 워싱턴 = 1V 미만 생략하면, 모든 트랜지스터를 잘라 될 것입니다 - 오프 M5 (제외).내가 뭘 잘못 했나요?이후 이득이 거의 일치입니다 직류 오프셋 매우 작은 있어야 되는거 아냐?

2)) 0V가 피해자 (분 설정 가능 한가?나도 그런데 VDS 가져 갔지 () M5의 수 - 제가 sat.

3) 만약 내가 피해자 (분) 0V에 가까운 설정, 난 일 (토) vds5 얻을 것이다 - 제가 내 가치를 계산합니다.[빅 (분) = Vds5 일 (토) Vgs1].다른이 언제 할까?거기에서 VSS이 경우 범위 (년 0
~ 2.5V의 VDD)에 VDD 주어진 적절한 icmr에 엄지손가락의 규칙은 무엇입니까?

4) 만약 내가 승을 확인하는 방법을 입력 트랜지스터 / 패 M5로 PMOS를 사용합니다.난) () 토 - Vtp = Vds5 빅 (분 사용.내가 M5 포화 상태에 상관없이 내가 뭘 사용하는 (분) 피해자가 가져올 수없습니다.

긴 텍스트에 대한 죄송합니다.배우고 싶어하는.더 많은 질문이있을 수있습니다.

TQ

 

[ieropsaltic]

1 - 1.45V 출력 공통 모드, 그게 아니라는 직류를 보였다.이 전압 공급 장치에 연결된 다이오드로드 Vgs로 인한 드롭 다운됩니다.둘 다 W와 L은 부하 장치를 조정하여이 값을 조정할 수있습니다.

때문에 가상화 기술은 diff 두 장치의 Veff 활성 장치의 현재의 거울 NMOS의 veff 필요 2 - 당신이 선택한 아키텍처를 위해, 당신은 0V로 빅 설정할 수없습니다.만약 당신이 한 쌍의 PMOS은 diff를 사용하고 작은 저항로드를 사용하여, 당신은 수있는 빅 가까이 0V하실 수있습니다.또한 토폴로지가 레일을 입력 2 입력 쌍, 한 쌍 NMOS 및 PMOS 쌍을 사용하여 다른,하지만 그들은 당신의 디자인을 복잡하게 만들 것이라고 레일 얻을 수있는 사용하고 있죠.

3 - 2로 동일

4 - 당신이하는 경우도있을 PMOS 공급 장치에 연결해야합니다 현재의 거울 PMOS 입력 쌍을 사용, 공통 모드 거부 달성하기 위해 메모를해야합니다 (현재 디자인 접지)에 연결 NMOS없습니다.

 

[Guest]

[No message]

 

[udintbr]

TQ 4 답변.정말 유용한 정보.제가 몇 가지 더 질문이 있어요.

- 그 이상은 diff 쌍의 전압 헤드룸을 소모했다 무엇입니까?그게 무슨 뜻입니까?

- 난 또 다른 한 쌍의은 diff를 설계 해요, 이번엔로드 4.32 무화과 (Razavi, VB는 바이어스와 PMOS 전류 소스입니다 (b) 항).입력 NMOS 트랜지스터가 아직없습니다.앰프 2은 diff 출력을 종료했다.디자인 사양 : Vdd = 2.5V의,에서 VSS = 0V, = 100uA ISS의 전류 싱크 및 이득 Av = 100.내가 가진 (승 / 패)를 로드할 = 1.5의 피해자 (맥스) = 2V.그런 승 / 패 입력의 게인 = GM의 계산 알고 (년) * ro (부하) / / ro (에서).소유주의 가치는 어떻게 결정하는가?

TQ.