래치와 플립 퍼

V

vlsitechnology

Guest
어떤 우리는 사용하는 디자인의 일부 래치 아니지만 플립 퍼 이유가? 우리가 디자인 ... 글리치 문제, 또는 분석 문제 또는 지연 문제에 플립 퍼 대신 래치를 사용하면 어떻게됩니까?
 
우리가 사용하는 경우 물고 고장이 문제가 발생합니다 .. 래치는 플립플롭 반면 핀을 활성화에 결함을 구분하므로 고장이 면역이됩니다.
 
[인용 = vlsitechnology]은 우리가 사용하는 디자인의 일부 래치는 아니지만 플립 퍼를 왜? 우리가 디자인 ... 글리치 문제, 또는 분석 문제 또는 지연 문제에 플립 퍼 대신 래치를 사용하면 어떻게됩니까? 당신은 래치의 대신 flipflop을 사용해야합니다 귀하의 디자인의 시계 민감한 부분에서 [/ 견적]. 그리고 그것은 모두 당신의 디자인 스타일과 알고리즘에 따라 달라집니다 있어요.
 
flipflop은 가장자리는 U 사용 다음 U 타이밍 Voilations을 많이 얻을 것이다 flipflop 대신 붙어면, 트리거되는 동안 한번 더 이것은 래치 수준에있다는이 장치를 유발
 
그것은 모두 설계하고 원하는 방법에 따라 달라집니다. 래치와 디자인이 더 복잡 (신중하게 루프 등의 의견을 설계 이외의 중복 클러킹 방식, DFT 문제,)입니다하지만 빠르게 될 수 적은 전력을 배가 할 수 있습니다. FF로 좀 더 직선 앞으로 대부분의 회사가 자사의 흐름에 FF로 디자인을 선호합니다. 하지만 디자인 아니오 "올바른"방법이있다. 나는 일반적으로 내 디자인의 플립 퍼를 사용하는 래치 사용 혜택을 몇 가지 회로를 내장했다. 노스다코타. [홈페이지] http://asicdigitaldesign.wordpress.com/의 [/ 홈페이지]
 
의 용도 래치 : (제 측면에서 몇 가지 포인트) 래치 핀 on.it가 데이터를 무엇도는 I / 경찰에 존재하실 수 있습니다 있도록 때마다 래치의 간단한 기본 opn 아는 모든로서, 시계 Gater의 ckt에 사용됩니다 핀에 사용하는 경우 보류 주로 개발은 데이터를 previos. DFT에서 내리 테스트 클럭 스큐 btwn 동안이 퍼는 소품이 differnt 클럭 domains.due에서 일하고있다 : 중 사용하고 한번 더 꼬마 도깨비 장소입니다 래치. 다른 클럭 도메인 플롭에 내가 / 피에 한 클럭 도메인 플롭의 / O를 피에서 지연은 데이터 손실과 불일치가 발생합니다 .... 그 시간에 우리는 래치 잠금 사용하여이 pbm을 극복할 것입니다.
 
내가 생각하는 좋은 연습 : 플립플롭 + 논리 물고을 피하고
 
좋습니다, 나는 생각 [=이 nine8 견적]에게있다 : 이것은 당신의 일반적인 디자인에 대한 귀하의 흐름을 원활하게 이동하고 신뢰할 수있는 디자인을 최대한 달성을 위해 엄지손가락의 좋은 규칙입니다 물고 [/ 인용]를 피하는 플립플롭 + 논리. [B 조] 그러나 [/ B 조]는 당신이 스스로 좋은 디자이너 고려한다면, 당신은뿐만 아니라 래치와 디자인을 배워야 할 게 제 개인적인 견해입니다. 시간은 그 전원 / 대기 시간 때문에은 / etc가 있습니다. 당신이 사용하고자하는 문제가 퍼 대신 래치. 이러한 경우에는 당신이 가야 준비 및 래치를 사용할 때 "더러운 악한 괴물"모퉁이 뒤에 여러분을 기다리고 있습니다 알아요. 알고 있어야 좋은 디자이너가 디자인을 기반으로 래치. 그냥 내 두 센트, 노스다코타. [홈페이지] http://asicdigitaldesign.wordpress.com/의 [/ 홈페이지]
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top