B
bayou1221
Guest
내가 FPGA와 자일링스 이세 Verilog를 사용하여 일해왔다.이제 Synopsys의 합성과 같은 도구를 사용하여 타이밍 등 경로에 대한 자세한 내용을 보려면 일하고 싶습니다
하지만 이러한 도구에 액세스를 얻을하기가 어렵습니다.누군가가 어떤 방법이 학습 도구를 시작하려면 기본 Synopsys의 스크립팅 및 종합 작은 회로를 연습할 수있게 나를 가리킬 수있습니다.거기에 '작은 데모'계정 Synopsys 사의 사용할 수있습니다.
난 어떤 경우에는, 누군가가 어떤 자유롭게 (또는 셰어웨어) 도구를 어디서 합성의 기초를 배울 수있는 가능한 다른 사람에게 가르쳐 주실 수 어려울 거예요.난 이미 FPGA 합성 툴, 내가 뭔가를 ASIC을 찾고 있는데요.
모두 도움이 정말로 이해할 수있는 것입니다
브라이언
하지만 이러한 도구에 액세스를 얻을하기가 어렵습니다.누군가가 어떤 방법이 학습 도구를 시작하려면 기본 Synopsys의 스크립팅 및 종합 작은 회로를 연습할 수있게 나를 가리킬 수있습니다.거기에 '작은 데모'계정 Synopsys 사의 사용할 수있습니다.
난 어떤 경우에는, 누군가가 어떤 자유롭게 (또는 셰어웨어) 도구를 어디서 합성의 기초를 배울 수있는 가능한 다른 사람에게 가르쳐 주실 수 어려울 거예요.난 이미 FPGA 합성 툴, 내가 뭔가를 ASIC을 찾고 있는데요.
모두 도움이 정말로 이해할 수있는 것입니다
브라이언