(디지털)"Synopsys의

Q

qlmei

Guest
안녕 모두,

항상 "할당"의 합성 후 Verilog Netlist의 진술입니다.제가 컴파일하기 전에 다음 명령을 시도했지만 아무 도움이되지 않습니다.제발 조언한다.

set_fix_multiple_port_nets - 모든 buffer_constants
사실 set_simple_compile_mode
hdlin_keep_signal_name 아무도 설정합니다.

 
안녕,

전에 당신 Verilog Netlist 작성
추가

change_name - hier - 규칙 Verilog

Netlist에 더 나은 이름을주고

희망은 그것을하는 데 도움이
- no_mad

 
우리와 함께 거기에도 여전히 이러한 옵션을 사용하여 왼쪽으로 할당하고 우리는 작은 펄 스크립트는 수정 Netlist이없습니다.

 
combinational r에 할당하는 문장 ...문제 whts??
왜 ru 할당과 왼쪽?? /

 
U ALS로 시도할 수있습니다 :

설정 verilogout_no_tri 사실
verilogout_equation false로 설정

 
제발 Synopsys는, solvenet.com 가고, 난 당신을 신속하게 솔루션을 얻을 수있을 것 같아요.

 
PAR 도구의 구문을 지정 걸릴 수있습니다

 
만약 거기에있습니다 :
할당 = b
아무 문제 없어
만약 C가 &b;입니다
이 스크립트를 디버깅해야

 
또한이 문제를 처리.
매번 우리는 합성 코드, 우리는 항상 Netlist의 임무 성명을 확인하시기 바랍니다.

누구 좋은 해결책 있나요?quan228228

 
안녕하세요 Qlmei,

내가 set_fix_multiple_port_nets - buffer_constants 모든 일을해야한다고 생각.보다 두 명의 용의자가있을 경우 작동하지 않습니다.

1.5 월 최고 디자인에 나타나지 않는 (또는 무엇을 적 컴파일하는 동안 현재 디자인)로 설정되어있습니다 진술을 할당됩니다.이게 당신이뿐만 아니라 위의 명령은 이름이 디자인을 방지하기 위해 필요합니다.

2.난 그 자체를 컴파일하기 전에 위의 명령을주는 희망 ...

<img src="http://www.edaboard.com/images/smiles/icon_exclaim.gif" alt="느낌표" border="0" />
 
이 문서에 대한 검색 solvnet 그 ... 할 좋은 솔루션을 제공

 
안녕하세요,
어떤 경우에도 모든 백엔드 도구로 문제가 요즘은 진술을 할당 허용해서는 안 진술을 할당했다.
Sumit

 
Netlist의 성명을 할당합니다 .. 일부 코드를 의미합니다 synthesiable 아닌 가요?
설명 PLZ
경기도

 
Synopsys의 제약으로 모든 칩 점프 선발로 합성을 수행하는 템플릿 파일을 사용할 수있습니다.
통해 이동
http://www.vlsichipdesign.com/synopsysconstraintsfile

 
지금은 .. 알았어
몇 가지 합성 변수 .........입니다
verilogequation이 false로 기본적으로 설정됩니다 ...
이 변수의 값을 확인
경기도

 
"이 명령은"verilogout_no_tri true로 설정하십시오이름
verilogout_no_tri
Verilog로 되네요 3 주 그물
"선"대신 "트라이."이 변수는
제거에 유용하다 ""지정
에서 원시와 "트란"빌 게이츠
Verilog 출력.변수 "verilogout_equation"

이름
verilogout_equation
"Verilog 씁니다"진술을 할당합니다
용 (부울 방정식) combinational
빌 게이츠보다는 게이트 instantiations.

종류
부울

DEFAULT
거짓

이 변수는 기본적으로 상태, 그래서 우리는 그것을 설정할 필요가없습니다 false입니다.quan228228

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top