(디지털)"SOCE와

M

mcdjnaja

Guest
안녕하십니까!
이 포럼에서 새입니다.
내가 디자인하고 있어요 MPSoC 마이크로 프로세서 코어를 포함 30.그래서,이 디자인 계층이고 하단 - 장소와 경로를 백업하지 않습니다.첫째, 난 장소와 경로의 RAM과 프로세서 코어.SOCE와 함께 이곳의 경로를 출력 및 LEF 파일 (lefout 명령) 그 상위 레벨에 사용할 수있습니다.
내 문제는 파일 자체 LEF입니다.예를 들어, 마이크로 프로세서 코어에, 난 겨우, M2로와 M3, M4가 모두, M5, M6의 M1을 사용할 수없습니다.하지만, LEF 파일 M4는, M5와 M6에 대한 디자인 크기의 방해가 포함되어있습니다.사실, 금속의 각 단계에 대한 투명성을 알고 정확한 coordonates 갖고 싶어.

미리 감사드립니다.

 
안녕하세요 이해할 수 없어, 내 설명하거나 아무도 대답을했다?

 
녀석은 U 더 명확 수있는가?
내가 알고있는 걸 설명 해 줄게 :
파티션과 하단에 최대 작성 : 수정하십시오.
LEF 아웃 :이. lef 파일을 입력하면 높은 계층을 작동하는 데 사용됩니다.

인용구 :

난 단지, M2로와 M3, M4가 모두, M5, M6의 M1을 사용할 수없습니다.
하지만, LEF 파일 M4는, M5와 M6에 대한 디자인 크기의 방해가 포함되어있습니다.
사실, 금속의 각 단계에 대한 투명성을 알고 정확한 coordonates 갖고 싶어.
 
안녕하세요, 귀하의 응답을 주셔서 감사합니다.

불분명 부분을 들어, 나는 라우팅 단계를 부과 레벨 4, 5, 6 createRouteBlk ()와.하지만, 이후, 내가이 동네에 해당하는 LEF, 난 레벨 4, 5, 6, 내 블록의 전체 영역에 대한 해당 레벨의 방해에도 불구하고 모두 사용되지 않습니다을 생성합니다.

 
하면, M2는, M1은 파티션에 대한, 그게 SoCE 파티션에 대한 않으면 ... 그건 당신이 지정한 ... 완전히 위의 모든 단계 M3 블록을 사용하도록 지정할 수있습니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top