M
mcdjnaja
Guest
안녕하십니까!
이 포럼에서 새입니다.
내가 디자인하고 있어요 MPSoC 마이크로 프로세서 코어를 포함 30.그래서,이 디자인 계층이고 하단 - 장소와 경로를 백업하지 않습니다.첫째, 난 장소와 경로의 RAM과 프로세서 코어.SOCE와 함께 이곳의 경로를 출력 및 LEF 파일 (lefout 명령) 그 상위 레벨에 사용할 수있습니다.
내 문제는 파일 자체 LEF입니다.예를 들어, 마이크로 프로세서 코어에, 난 겨우, M2로와 M3, M4가 모두, M5, M6의 M1을 사용할 수없습니다.하지만, LEF 파일 M4는, M5와 M6에 대한 디자인 크기의 방해가 포함되어있습니다.사실, 금속의 각 단계에 대한 투명성을 알고 정확한 coordonates 갖고 싶어.
미리 감사드립니다.
이 포럼에서 새입니다.
내가 디자인하고 있어요 MPSoC 마이크로 프로세서 코어를 포함 30.그래서,이 디자인 계층이고 하단 - 장소와 경로를 백업하지 않습니다.첫째, 난 장소와 경로의 RAM과 프로세서 코어.SOCE와 함께 이곳의 경로를 출력 및 LEF 파일 (lefout 명령) 그 상위 레벨에 사용할 수있습니다.
내 문제는 파일 자체 LEF입니다.예를 들어, 마이크로 프로세서 코어에, 난 겨우, M2로와 M3, M4가 모두, M5, M6의 M1을 사용할 수없습니다.하지만, LEF 파일 M4는, M5와 M6에 대한 디자인 크기의 방해가 포함되어있습니다.사실, 금속의 각 단계에 대한 투명성을 알고 정확한 coordonates 갖고 싶어.
미리 감사드립니다.