(디지털)"FPGA를

S

shiva_mag

Guest
안녕
VHDL 코딩 방법의 ASIC의 FPGA VHDL 코딩에서 다를 것입니다?
시바

 
VHDL 언어로 둘 다 동일합니다.
1) 아마이 질문에 건설되어야 내가 어떤 제 코딩 스타일을 제한할 수를 사용하여 합성 도구에 의해 지원됩니다.아니면 ...
2) 첫 번째 경우 코드에서 휴대용 될 수 있을지 구조적 코딩에 비해 매우 낮은 수준의 행동을 코딩을 선호합니까 :하지만, 마지막의 경우에 확실하지 않은 경우 코드를 휴대하지 라이브러리 구성 요소를 호출합니다.
3) 만약 당신이 "기억, PLL은, 배율과 같은 하드는"FPGA 구성 요소를 사용 ...또는 이와 유사한 특정 라이브러리 코드의이 부분은 아니다 "휴대용"당신이 다른 기술에 존재하지 않을 구성 요소를 호출하는 말이있다.그래서, 만약 당신이 인스턴스 특정 구성 요소, 코드 휴대용 아니지만 피할 수있다면 그들이 사용하는 (추억, 배율 infering ... 경우에 어디에 설계를 허용하는, 당연히) 코드를 더 많은 휴대용이 될뿐만 아니라 덜 빠르게 물론.

희망이 도움이됩니다.

 
이 질문의 ASIC 및 FPGA의 차이점 몇 가지 관계를 갖고 있다고 생각합니다.FPGA의 예를 들면 당신과 당신 DesignWare는 호출할 수있습니다 ASIC의 FPGA를 매크로 모듈을 호출할 수있는 코딩을 위해.

또 다른 예를 들어 당신이, 타이밍이 두 가지 조건이 다른 메모리 인터페이스를 작성합니다.

대부분 그들은 큰 차이가있을 수있습니다.내 생각

 
거기에 특별한 구조를 통해 UR 특정 FPGA의, 수동 초점을 읽어 보시기 바랍니다.
주목 때마다 어떤 FPGA에서 tese 특수 구조물에 의해 구현 될 수있는 몇 가지 종류의 구조를 사용하려고 시도하는 u're 코딩을 통해 UR합니다.
메모리가 인스턴스 통해 UR에주의하십시오.
아무것도.

 
nowdays FPGA는 더 많은 칩 디자인 업계에서 가장 먼저 눈에 띄는 prototye 및 테스트를 만들기위한 설계되고있다.

 
내 경험에 의하면, 만약 당신이 큰 프로덕션이 수천 조각의 수보다 더 많은 ASIC는하지만 한정된 수량의 FPGA에 대한 더있을.

 
아무도 DFT 문제를 언급하고있다.세계의 ASIC DFT 고려에서는 매우 중요합니다.

 
제가 질문을 주제로 수정해야한다고 생각

의 ASIC & FPGA를 사이에 디자인의 차이.

 
두 개의 차이점은 :
1.다른 synthsis 지시어를 코딩합니다.
2.테스트에서, 제조, 기본의 FPGA 디자인을 기반으로 무시할 수있습니다.

 
ASIC 및 FPGA를 사이의 주요 differents입니다 :
FPGA를 준 사용자입니다.그것은 LUT (LUT 모든 funtions 기본적인 로직을 실행할 수있는 작은 sysem이 기본입니다. FPGA에서 당신은 많은 자원 (LUT)을 낭비 할 수 설계하면 시스템에 이상이 필요합니다.
ASIC을 가득 사용자 정의.당신이 지어낸 디자인을 제공하기 전에 설계를 최적화할 수있습니다.그것은 디자인 이상의 FPGA ASIC 설계를 완료하려면 많은 시간이 걸릴

이런 이유로 들어, 우리는 최적화의 ASIC = FPGA를 고려할 수있습니다

 
하기 위해서는 로직 엘리먼트, 플립 - 퍼 및 FPGA를 사용할 라우팅 구조에 맞게 모든 FPGA 아키텍처에 대한 코딩을 개별적으로 밖으로 생각되어야합니다.물론, 당신은 그냥 위의 모든 고려하지 않고 모르지만, 결과의 품질이 크게 저하됩니다 일반 HDL을 쓸 수있습니다.FPGA의 더 많은 스타일 "빌딩 블록"의 ASIC에 비해 합성에 사용할 수있는 비교적 낮은 금액 (LUT, FF로, 인해 대 라우팅 코딩에 민감합니다. 2,3,4,6 입력 및, 또는, XOR, MUX는, 전체 adder, 30 adder, 슬리퍼 등 ASIC의 라이브러리에서 사용할 수있는 여러 유형).

 
와우,
ASCI의 FPGA 이거 정말 논쟁의 여지가 주제입니다, 만약 관련된 비용 및 생산의 볼륨 문제가되지 않습니다 OS를 말합니다.
FPGA에서 당신은 정말 타이밍 및 레이아웃에 대한 합성 도구의 작동 theat 걱정할 필요가없습니다.Alsopower relted 난방 문제 (핫스팟) 및 모든 주요 문제가 아닙니다.
그래서위한 프로토 타입 및 FPGA를 ... 초점을 선호하는 것을 목적으로 테스트 작업을지고있습니다.

하지만 일단의 FPGA 프로토 타입 및 양산에 당신이 IC의 레이아웃에 대해서도 이미 같은 많은 algos하는 걱정을 시작하는 데 필요한 생산 이동 이루어집니다.STA를 다음과 같은 너무 많은 테스트 단계 (정적 타이밍 분석) 기능을 어디에 원하는 디자인의 시계에 대한 테스트 onlt 테스트되지 않았음을.거기에 많은 많은 다른 용어와 동일한와 관련된 ...

그게 전부 다 자세한 정보는 뛰어난 검색 엔진에서 가지고있을 수 있도록 Google 먹으렴

 
제 생각에 가장 큰 차이점은 비용과 유연성 - FPGA를 더 완전하지 producxtion 단계에 적합한 디자인입니다 실행

 
dynoboy 썼습니다 :

FPGA를 ... 집중해야할지고있습니다.

 
FPGA를 좀 만질 검증로 설계를위한 역할을한다.

그리고 시간에 시장이 중요하다, 또한 FPGA를 빨리 고객에게 제공하고있습니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top