(디지털)"DFT

A

akrlot

Guest
안녕,
당신 잘못이 시뮬레이션을 설명할 수 있을까?
들으

 
testability 디자인 = DFT.

그리고 잘못 시뮬레이션 = FS.

regardign FS : 그게 잘못 주입 회로의 시뮬레이션이 그것을 시간.이렇게 세 가지 구성 요소가 필요합니다
1.회로 defination / 모델 / HDL을 / 구성 () 회로, 잘못 만들어진 무료
2.시뮬레이션을 실행하는 동안 오류 모델 : : = 어떤 회로에 잘못 소개
3.황금 출력 : : 주어진 입력 조합에 대한 회로의 = 원하는 출력

예를 들어.P와 N을 transister의의 CMOS 인버터 걸릴
하나의 입력과 하나의 출력

1.그래서 회로 Netlist 귀하의 회로 defination입니다
2.항아리 고려해 - 1이나 항아리에 각 transister의 입력과 출력을 0으로 잘못을
3.입력으로 입력의 특정 조합에 대한 (여기서 하나만 좀 그래서
입력 = 0 황금빛 출력 = 1.
입력 = 1 황금 출력 = 0.

그리고 잘못이 모델은 2 일반 transister 모델 (대신)과 그 시뮬레이션 회로를 1 회로의 출력 비교와 함께 황금의 출력은 3 전망.

만약 실제의 출력을 벗어나는 의미 잘못이 주어진 입력을 결합 감지 될 수있는 황금.

만약 잘못 주어진 모든 입력 조합 그럼 당신이 디자인을 수정할 필요로 감지할 수없습니다 것과 같은 회로 doesnot 변경 : 원하는 기능을하지만, 잘못 만들어진 확인할 수있습니다.이러한 기술을 "디자인 Testability 들어"라는 DFT 먹었어요.

더 읽기 :
\ 1 \ 오류 시뮬레이션을 최소한의 테스트 벡터를 찾을 수있습니다.
\ 2 \ 나중 단계에서 * 시험 * 디자인을 돕기 위해 DFT 기법.

안부 ... 도대체

 
답장을 보내주셔서 들으.그 이전이나 이후에 이루어집니다 ATPG?

 
오류 시뮬레이션 프로세스가 최상의 테스트 벡터를 찾는 데 도움이 설정되어있습니다.
당신은 ATPG와 평행이 과정을 수행한다.그것은 즉 :
당신이 테스트 벡터를 생성해야합니다 첫 번째로 설정합니다.그리고 나서, 당신이 벡터, 시험 비용, ... 테스트 시간을 줄이기 위해 설정을 최적화하는 오류 시뮬레이션을 수행

희망은 당신을 도울 것입니다!만약 당신이 도움 pls 나 좀 도와 줄 포인트를 잊지 마세요.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
안녕

오류 시뮬레이션을 실제로 생산 테스트 싫어하지.고의적으로 잘못 시뮬레이터 회로로 잘못 주사 후 테스트 프로그램을 실행하고 황금 하나만 출력을 비교하고 편차를 누른 경우에는 그 의도를 결정 결함이 발견됩니다.그때 잘못 범위를 찾기 위해이 정보를 사용합니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top