(디지털)"CTS에

E

engr

Guest
안녕 모두,

클럭 트리 합성, 방법의 최대 허용치 왜곡과 주어진 클럭을위한 최대의 삽입 지연이 뭐죠 결정 케이 MHz와 또한 우리가 디자인에 여러 개의 시계를 가지고 이러한 매개 변수 사이에 관계를 결정하는 말이 뭐죠
미리 감사드립니다

 
일반적으로 왜곡 약 2 * (인버터 지연) 될 것이다.최대 허용 왜곡 클럭 기간보다 적습니다.아무 관계 웹 / 승 삽입 지연과 클럭 주파수,하지만 그것도 최상위 수준 명세로부터 파생된 subchip에 대한 이상적인만큼 보관 가능한 지터 및 동적 전력 소모의 효과를 고려하고 작은.

 
감사합니다 itsmeteja
거기에 시계를 삽입 왜곡과 지연 사이에 어떤 관계입니까?
누군가가 이러한 매개 변수에 대한 자세한 정보를 제공할 수 있으면 의사를 제공합니다.
내가 어떻게 내 설계를위한이 두 가지 매개 변수를 타겟팅할 수있습니다 /?
당신이 더 많은 exlaning 줄 수 pleae

 
오직 하나의 관계 /이 2w b 왜곡 항상 삽입 지연보다 적습니다

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />저기 /이 두 매개 변수 승 b 아무 관계, 비록 당신이 적은 경우 0보다 ps의와 디자인을 닫을 수 2 - 10ns 지연 삽입 기능을 가지고있습니다대로 삽입 지연을 최소화하려고 ideally.In 일반적인 왜곡을 최대한 많이 심지어 대상 가기 level.You에 의해 그 사건에 최상위 레벨에서 추가할 수있는 특정 기능에 비해 낮은 지연을 만들 수있습니다.

하지만 언제나 주문 지터의 영향을 줄이기 위해 삽입 지연을 최소화하려고합니다.

당신은 설치 프로그램을 실행하도록 / 왜곡 문제를 보류하지 최소화해야합니다.만약 당신이 있으므로 그 슬리퍼 왜곡에 대한 귀하의 목표를 왜곡 이상의 경우 타이밍도 당신을 왜곡하거나 일부 슬리퍼에 대한 deskew에 부합하지 않습니다.하지만 내 경험을 바탕으로 왜곡하지 않거나 위해서는 타이밍을 만나 맹목적으로 deskew.

 
CTS 엔진의 품질을 어떻게 왜곡 및 낮은 지연 시간에 따라 시계가 나무 structree 동안 많은 자사의 삽입 버퍼 hw의 수준을 유지하고 그것을 제공하는 가치를
그래서 일반적으로 먼저 반복 모두이 반복 보고서에서, 다음 반복에 대한 두 매개 변수에 대한 목표 설정을위한 0ps 대상에게,하지만 그것 Fwd 문신,이 왜곡의 양을 / 지연을 대상 stright하지 않았는지 그 뒤를 좋은 품질의 CTS 줄 것입니다.
둘 다 디자인도 크기 때문에 동일한 기술 노드와 속도에 따라, 두 가지 디자인은 diff 값을 가질 수있습니다.

내가 몇 가지 ARM 코어 SOCE를 사용하여 몇 가지 실험을 완료하고 그 코어를 발견했다.이 시계는 기간의 10 %의 왜곡을 타겟으로 시작하는 것이 좋습니다.하지만이 숫자를 구체적으로 하나의 사방에 사용되지 않습니다

 
우리가 뭘 CTS위한 도구 줄 :
왜곡 : 글로벌 왜곡 또는 로컬 왜곡하거나 왜곡 최대로 분처럼 범위가?
대기 시간 : 분 지연 또는 최대 대기 시간이나 대기 시간을 최대로 분처럼 범위가?

뭐 이런식으로는 이러한 제약을 줄 목적은 무엇인가?

 
도구는 일반적으로 최대 지연 글로벌 왜곡을 최소화하려고합니다.

 
안녕하세요 jitendravlsi,

내가 뭘 U U 얻을 하기전에 의해 의미 (아무도 없나?)
U 뭔가 다른, 그럼 직접 U와 공유할 수있습니다 다 알고 토론을 시작합니다.

 
제가 대답을 잘 모릅니다.

하지만 내 질문에 대한 답변을하지 않습니다.

아니면 나를 다른 방법으로 내 쿼리를 만들어 보자 :

어떤 왜곡과 지연 사이의 관계가 무엇입니까?

그래서 우리는 가능 한한 분 지연 유지하려고?

예하기 : 만약 왜곡 0 두 발사 지연 최저점과 최저점을 캡처 500 ps의 (500ps입니다) 그렇다면 왜 우리는 가능한 100 또는 200 ps의 원하는만큼 분 지연 만들어보십시오.

만약 우리가 매개 변수가 영향을받을 것입니다 500ps 지연이 다음에 디자인을 닫으려고한다.또는 우리는 어떤 매개 변수 min 및 max 지연이 결정됩니다 말할 수있는 다른 단어가?

 
이미 지연과 왜곡 사이 absoulte 수학적 방정식의 경우, 왜곡 더있을 수 있고 지연 덜 수있다, 또는 반대로 될 수있습니다., 한 가지 내가 할 수, 아니, 최대 지연 시간보다 더 많은 왜곡 수있습니다.
왜냐하면 OCV, 클럭 지터, 이는 발사 한다구요되며 다른 경로를 캡처와 같은 효과를 피하기 위해 우리는, 난 그에게 어떤 책 또는 텍스트 링크를 증명해야하지만 그래도 내가 논의 열려 오전 적은 대기 시간이 필요 이것과 이것에 대한 자세한 설명을 수신하면

 
친애하는 Raju,

좀 자세하게 방법을 지연과 관련 ocv 설명해 주시겠어요?

또는

어떻게 OCV 대기에 의해 영향을받을 것인가?

 
그럼 OCV 때문에 삽입 지연 캡처 삽입 경로의 지연에 영향을 미칠 따라서 큰 영향을 더욱 확대하여 설치 시간이 될 것이다 큰 영향을 삽입 대기 시간 지연을 의미하는 경우.사용자 삽입 지연될 경우에는 일반적인 경로의 큰 부분을 포함하고, 다음 CPPR OCV의 영향을 줄이는 데 도움이됩니다.

 
옙,
내가 iwpia 동의
이미 캡처 경로 큰 지연 될 수있습니다 그것을 설치하면 불러 도움이됩니다 대기 시간을 줄일 아주 일반적인 경로로,이 시나리오에서,되지 않을 수도있습니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top