(디지털)"ATPG

[ywguo]

안녕하세요,

난 체인 스캔 칩 설계되었습니다.장소와 경로 도구를 순서대로 스캔 체인의 순서를 변경하려면 디자인 컴파일러 지시 파일을 스캔 생성.그렇다면 디자인 컴파일러 TetraMAX에 Netlist를 수출했다.

우리는 도망 ATPG 테스트 패턴을 생성.테스트 패턴과 시뮬레이션 및 합성 Netlist 옳았 체인을 검사가 입증했다.하지만 테스트 패턴 및 게시물 시뮬레이션 - 레이아웃 Netlist에 실패했습니다.

당신 DFT 설계 경험이 있습니까?모든 의견을 환영합니다.감사합니다

Yawei Guo

 

[Guest]

[No message]

 

[joe2moon]

""합성 Netlist를 통과와 모의 ...
게시물 ""모의 - 레이아웃 Netlist 실패 ....
-------------------------------------------------- ---------------
처음에, 당신은 이러한 2 시뮬레이션을 실행의 차이를 알고 있어야합니다.

예를 들어, 옵션 어떤 종류의 이러한 시뮬레이션을하는 동안 사용된 적이 있나요?

시뮬레이션 승 중 / 합성 Netlist, 아마도 당신, 단위 - 지연 또는 지연 제로 사용 설정되지 않습니다 타이밍을 확인했다.

그러나 시뮬레이션 승 / 포스트 - 레이아웃 Netlist, 아마도 당신은 자위대의 파일을 주석했다.
-------------------------------------------------- ----------------

둘째, 귀하의 게시물 - 레이아웃 Netlist STA를 모드로 스캔 깨끗한 있는지 확인합니다.

특히, 아니 잠깐만 시간을 위반 사용할 수있습니다.
-------------------------------------------------- -----------------

희망이 아이디어를 더 이상 도움이 될 수 또는 그 이하

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />

 

[sam31]

안녕,

이미 타이밍을 위반입니까?

 

[ywguo]

안녕,

내가 Synopsys의에 의해 도입 체인 reordering 흐름을 스캔 사용.마침내, 내가 디자인 컴파일러는 장소와 경로를 도구로 스캔 체인의 순서를 변경하지 않았을 발견.그 흐름에 따르면, 디자인, 컴파일러는 장소와 경로가 같은 장소와 경로를 도구 후 스캔 체인의 순서를 변경해야합니다.

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="우는 또는 아주 슬픈" border="0" />장소와 경로를하기 전에, 디자인, 컴파일러는 다음과 같은 씁니다.

dc_shell "set_scan_configuration - prtool 전위
dc_shell "write_layout_scan 아웃 design.def - noclockdomain
dc_shell "쓰기 - f 옵션에서는 DB - hier CPU의 아웃 mydesign.db
dc_shell "쓰기 - f 옵션을 Verilog - hier CPU의 아웃 mydesign.v

아폴로, 난 preplacement 전에 다음 체인을 스캔 및 CTS 후 최적의 연결 Chian 검사를 떨어뜨려.

새 파일을 스캔 순서를 씁니다
dbDumpScanChain () "scan.rpt"geGetEditCell

장소와 경로 후, 디자인, 컴파일러 읽기

dc_shell "set_scan_configuration - prtool 전위
dc_shell "set_scan_configuration - prfile scan.rpt
dc_shell "사실 test_dont_fix_constraint_violations 설정
dc_shell "insert_dft - ignore_compile_design_rules

어떤 의견을 가지고 있습니까?

귀하의 kindful 도움을 주셔서 감사합니다.

Yawei

 

[dr_dft]

Yawei,

거기에 왜 그냥 스캔 아폴로 reordered Netlist를 사용하여 밖으로 쓸 수없는 이유가 귀하의 ATPG와 포스트 레이아웃 시뮬레이션?
왜 다시 설계 - 컴파일러 갈 필요합니까?

 

[ywguo]

안녕하세요, dr_dft,

4 일 전, 난 그냥 장소와 경로 도구에서 Netlist reordered 스캔을 썼다지만, ATPG 스캔 체인을 찾을 수없습니다.그래서 제가 위에서 설명한 흐름을 사용 했어요.감사합니다
Yawei

 

[dr_dft]

Ywguo,

문제처럼 들리 게시물입니다 레이아웃 Netlist 아폴로에 의해 제작.인가 가능한 아폴로 올바르게 reordering하지 않았어?
어떤 오류 / 메시지 postlayout하면 Netlist와 ATPG를 실행하려고 거죠 경고?

 

[szwxxy]

dr_dft 썼습니다 :

Ywguo,문제처럼 들리 게시물입니다 레이아웃 Netlist 아폴로에 의해 제작.
인가 가능한 아폴로 올바르게 reordering하지 않았어?

어떤 오류 / 메시지 postlayout하면 Netlist와 ATPG를 실행하려고 거죠 경고?