(디지털)"확인

1) 계획을 확인 만들기
2) Testbench, HDL을 또는 E를 사용하여 만들기
3) testcases를 만듭니다.
4) 시뮬레이션을 실행합니다.
5) 결과와 범위를 확인합니다.

안부,

 
어떻게 된 건지 모르겠어.비동기 FIFO를 숫양의 확인이 매우 어렵습니다.

 
1) 계획 : 조건을 어떻게 확인을 써주세요.
예 : 읽기 전용, 쓰기 전용, B는 B보다 더 빨리 읽고, 쓰고, A와 B 및 B보다 빠르게 읽고, 쓰고, B 조 B보다 빠른 읽기 쓰기; ...
2) 이러한 계획에 대한 검증 enviorenment를 빌드합니다.
3) 분석 및 FPGA 보드를 검증, 더 corener 조건 당신이 생각하지 않은 찾아 계획에 (1) 추가, 더 많은 패턴을 추가하여 검증 enviorenment을 보완합니다.

 
1.FIFO를 가득
2.FIFO를 빈
3.FIFO를 오버플로
4.FIFO를 언더 플로
5.재설정 복구 (만약 FIFO를 소프트 리셋) 주어진 수있습니다.또 다시 아무것도 동안 작성해야 투숙해야합니다
제로 남아있다.또한 아무것도 동안 FIFO를 리셋 및 인의 제로 남아 있어야 읽어되어야합니다.
6.동시 읽기 및 쓰기 FIFO를 할 때, 전체, 전체의 절반, FIFO를 하나의 항목을 하나의 항목을 전체 미만이 비어있습니다.
7.FIFO를 가득 차있는 경우에는 근처에 가까이있다 그 다음도 확인 비어.
8.다음과 같은 조합을 체크 - WWWW, WRWRWR, RRRR, WWRRWWRR, WWRWWR, RRWRRW.

 
FIFO를 숫양 한 시간 이내의 듀얼 포트 RAM의 메모리를 컴파일러에 의해 생성됩니다.
메모리 컴파일러 Verilog 모델을주지.컨트롤러를 직접 빈, 비어의 절반이 비어 반 전체의 플래그를 확인 서면 (만약 RAM이 모델) 필요가있습니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top