(디지털)"합성

[doreen105]

안녕하십니까, 내가 도와 줘서 고마워 합성의 몇 가지 문제

1) 나는 GUI가없는, 내가 pathdelay 설정하려면, 어떻게 경로 정보를 얻을 수 있습니까? 예를 들어, 필요, 저기,있다는 RTL 컴파일러를 사용하여 B 조, C가 D에 등록 design.And 이미 A와 B 사이의 경로이며, 하지만, C 및 D 사이의 경로는 어떻게 알 수 있을까?은 RTL Netlist 그냥부터???

2) 나는 모든 경로에 대한 제약 조건을 설정해야합니까?

3) 어떤 제약 파운드리에 의해 제공되어야하는가?

 

[Guest]

[No message]

 

[linghan]

1) 베르디의 경로와 같은 도구를 사용하여 추적할 수있습니다.DC에서, 당신은 get_timing_path처럼 검사 명령을 사용할 수있습니다.
2) 귀하의 설계 목적에 따라 다릅니다.
3) 제약 귀하의 설계 목적에 따라 달라집니다,하지만 fondary.

 

[kbulusu]

1 들면, 당신이 거기에 아무 경로에 의해 의미합니까?귀하의 타이밍 정보를 말하는 거죠?만약 타이밍 정보가 누락되어 마그마 환경을 누른 다음, 당신은 특정 레지스터에 대한 타이밍 정보를 쿼리할 수있습니다.만약 당신이 마그마 합성 환경을 자사의 매우 datamode입니다 당신이 C와 D 사이의 DataPath를 확인하려는 경우에는 C 및 D 그 사이에 어떤 연결이있는 경우도보고 간단한 펄 스크립트를 작성할 수있습니다 디버깅하는 방법은 매우 쉽습니다 강력한.

예, 귀하의 설계를 완벽하게하지 않으면 매우 무시 경로 행사 절대 확신합니다 제약되어야합니다.

통해 UR. lib 디렉토리 통해 UR 공급 업체에 의해 제공됩니다 / 주물.그들은 (PVT) 특정 프로세스에 대한 조건 환경을 포함됩니다.나머지 모든 디자인 의존하고있다.[인용 = "doreen105"] 안녕하십니까, 내가 도와 줘서 고마워 합성의 몇 가지 문제

1) 나는 GUI가없는, 내가 pathdelay 설정하려면, 어떻게 경로 정보를 얻을 수 있습니까? 예를 들어, 필요, 저기,있다는 RTL 컴파일러를 사용하여 B 조, C가 D에 등록 design.And 이미 A와 B 사이의 경로이며, 하지만, C 및 D 사이의 경로는 어떻게 알 수 있을까?은 RTL Netlist 그냥부터???

2) 나는 모든 경로에 대한 제약 조건을 설정해야합니까?

3) 어떤 제약 파운드리에 의해 제공되어야하는가? [/ 인용]

 

[aravind]

rtlcompiler에서 첫 번째 경로의 보고서를 타이밍에 의해 -에서 사용할 수있는 체크 - B로
다음 제약 조건이 적용됩니다.
당신 rtlcompiler.report 타이밍에 적용된간에 실수를하거나 잘못 제약 - 보풀 당신은 명확하게 알 수 줄 것입니다.

감사합니다
aravind