(디지털)"하는

[nbuzs]

만약 내가 EDIF 파일을 시뮬레이트를 사용할 수있는 도구입니다 나도 몰라?

그렇다면 어떻게 stimules 추가하고 싶으세요?파형을보고 어디에?

 

[Guest]

[No message]

 

[skyfaye]

당신이 바로 Verilog 시뮬레이션 뜻이야?그렇다면, 다음 합성 단계에서 어디 EDF 그룹의 파일을 생성, 거기에 상응하는 옵션이 너무 Verilog Netlist를 생성하는 것입니다.후에, 그것을 컴파일하고, 함께 FPGA와 / ASIC의 라이브러리 파일 Netlist 얻을.더 많은 정보를 게시물이 포럼 합성 시뮬레이션을 검색할 수있습니다.

- 웅

 

[nbuzs]

감사합니다!
당신은 제안 방법이 있어야합니다.
경우에는 직접 EDIF Netlist 시뮬레이션 방법입니다 동안 내가 궁금해?

 

[ljxpjpjljx]

왜 그렇게하고 싶어?edif Netlist 매우 일반적으로 사용되지 않습니다!