(디지털)"태평양

[mahanthesh]

안녕하세요,

내가 디자인 (마그마 도구)의 화산이 데이터베이스에있습니다.내가 태평양 표준시 또는 ptsi에서 디자인의 U pls spef 얻을 방법 및 ptsi에서 로드할 수 Verilog 날 도울 수 STA를하고 싶지
화산이다.

어떤 하나의 태평양 표준시에 화산이 데이터베이스에서 역 할 단계의 절차를 설명할 수있다.미리 감사드립니다

 

[aravind]

먼저 U이 필요 Verilog Netlist와 함께 CONSTRAINT U의 그 디자인에 설정해야합니다.
WHATS URSELF 통해 UR 타이밍 / 면적 제약 조건을 확인합니다.
추가 정보 및 태평양 표준시 USERGUIDE 쫓아서 읽었습니다.
태평양 표준시 시키는데 필요한 PDEF 파일입니다.
의 IT Verilog Netlist 서식 파일이 필요

 

[xworld2008]

당신은 마그마로, 빨간색 ptsi에 STA를 할 SDC 파일을 spef 또한 파일 및 Verilog를 썼습니다, 그건 아니에요 acurrate 화산을 로드할 수있습니다.일반적인 흐름에, 당신은 Netlist 및 gds2이나 마그마의 lef Verilog 다음, 압축을 풉니다 starRC를 사용하여 작성해야 spef 파일이 생성.다음 합성 ()에 대한 starrc 및 마그마에 의해 Netlist ptsi에 의해 spef STA를 할 제약 조건을 사용하여 파일을 초기.

 

[spauls]

자위대, N 걸릴 / L과 SDC 마그마와 태평양 표준시의 부하.
후 세포를 해결 할 유일한

 

[Guest]

[No message]

 

[mahanthesh]

무엇이 n은 / 나?
그래서 내가 휴대폰 후 수정해야합니까?

 

[joe2moon]

난 그것은 "N되어야 / 난"대신은 "N 같아 / 난"; (Verilog 게이트 레벨) Netlist을 의미합니다.

 

[energeticdin]

태평양 표준시 흐름 분석 :
설계 데이터 읽기 (게이트 수준의 Netlist 및 관련 기술 라이브러리)
SP는에 의해 설계 제약.시계 숯불 입력 타이밍, 출력 타이밍
SP는 envt & 분석 사례 분석 condt 설정, 네트워크 지연과 같은
체크인 설계 데이터 및 분석 설치 매개 변수
전체 타이밍 분석을 수행하고 시험 결과