(디지털)"직류

[Guest]

안녕,
제가 몇 가지 등록은 RTL 코딩.근데 내가 DC와 함께 합성, 난 하나의 게이트 수준의 Netlist에있는 레지스터의 생성을 찾을 수없습니다.
난 이런 종류의 문제를 가능한 한 이유를 어떻게 알 수 있겠습니까?

 

[diablo1222]

귀하의 RTL 코드 게시물겠습니까?

 

[Guest]

diablo1222 썼습니다 :

귀하의 RTL 코드 게시물겠습니까?

 

[sr66]

레지스터 경우 몇 가지 방법을 직접적으로 (혹은 간접적으로) 모든 출력 포트에 DC에서 그들을 제거 연결되어 있지.

 

[diablo1222]

아마도 아래와 이유 :
1) 레지스터의 입력 플로트입니다
2) 레지스터의 출력을 출력에 연결되지 않습니다 (직접적으로 또는 간접적으로)
당신은이 문제에 대한 정보를 찾기 위해 합성의 로그 파일을 확인할 수있습니다.

 

[Guest]

[No message]

 

[Guest]

안녕하세요 여러분,
대단히 감사합니다!

 

[haosg]

그래, 어쩌면 등록을 사용하지 않는 경우, 또는 그들이 가치가 계속됩니다.
그래서 warry하지 않는 경우 기능을보고 공식 확인을 실행할 수있습니다 잘못

 

[Guest]

또 다른 질문 :
난 2 컴파일 합성을 실행합니다.
첫 번째 컴파일 어떠한 옵션없이도 실행하고 "check_design"명령의 일부 경고했다.
그 후, 컴파일 디자인 "분리할입니다 평평 - all"을 누른 다음 다시 옵션을 사용하여 "컴파일 incremental_mapping - map_effort 높은".다음 "check_design하여 컴파일을 따라가야한다"2.아무 경고 2 ""보고서 check_design에서 발견됩니다.그래서 문제 (경고) 수정했습니다 컴파일 두 번째 수단이다 컴파일 먼저 찾았나요?

 

[funzero]

수있습니다 코딩 오류가있을