디지털 지연 루프 코드를 잠금

B

blowfish

Guest
[B 조] 하이는, 아무도 DLL의 어떤 아키텍처를 내게 / verilog 코드를 디지털 지연 고정 루프 vhdl을 보낼 수 있습니다. 난 급히 갖고 싶어. 미리 감사드립니다. [/ B 조]
 
pls은 TI의 74ls297을 참조하도록, 디지털 PLL을 구조입니다.
 
: : [B 조] 내가 디지털 지연 (디지털 위상 고정 루프) DPLL되지 및 아키텍처 / verilog 코드를 루프 [DDLL]에 vhdl을 고정했다. [/ B 조] : 아이디어 :
 
사이트를 자일링스에 & 다운로드의 IP 코어를 Anmol 이동
 
안녕하세요,의 IP 코어가 무엇입니까, 어떻게 verilog을 대체할 수 / vhdl codes.Can 내가 그것 쓰거나 / vhdl 코드를 verilog로 변환 거기에 modelsim.Is를 사용하여 시뮬레이션.
 
안녕하세요, IP를 : 지적 재산권. 그 Verilog / VHDL 코드
 
안녕하세요, 저는 당신의 IP 코드를 좀 더 적절한 링크를 말할 수, 자일링스 웹사이트에서의 IP 코어를 찾을 수 없습니다입니다. 하지만 DLL의 verilog 코드보다는의 IP 코어에 대한 도움말을 선호하는 것입니다. [= 2 크기] [컬러 = # 999999] 십이분 후 올린날짜 : 하나는 어떻게 주제에 첨부 그림에 표시된 신호에 대한 코드를 작성하는 말해 줄 수 있어요 안녕 [/ 색상]에 [/ 크기], . 아니면 어느 한 게시물 forum.Its에서 verilog 코드가 급한. http://images.elektroda.net/74_1167914881.GIF [/ 그림]를 [그림]하실 수 있습니다. 어떤 도움을 주신다면 고맙겠.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top