(디지털)"중고

[Guest]

왜 그 이상을 권장합니다?이 대기 시간의 계산을 용이하게하는 것인가?

 

[wangkl]

참조
http://www.sunburst-design.com/papers/CummingsSNUG2000Boston_FSM.pdf모듈을 출력하면 combinational 논리를 사용하여 생성되기 전에 퇴근해야합니다, 거기 수신 모듈에 대한 추가 combinational 로직 입력을 통해 신호를 전달하는 시간이 덜합니다.

 

[Guest]

[No message]

 

[suituse]

이 스타일의 모듈 경계에 걸친에서 combinational 논리를 방지할 수있습니다.그럼 분명 클럭 타이밍 제약이 아니라 필요는 사이의 경로에 input_delay 고려해야 할 제약 사항입니다.

 

[Guest]

facilicate 설정을 입력 지연 및 출력 지연에 대한 그것입니다.
체크 메이트 썼습니다 :

왜 그 이상을 권장합니다?
이 대기 시간의 계산을 용이하게하는 것인가?