(디지털)"이후

T

tukken

Guest
한국 P & 연구 후, Netlist와 자위대의 파일을 가져올, 내 디자인의 모든 조합 논리, 1 gating 다른 시계에 의해 glich 필터입니다 4 클럭 도메인, 1 주 24 시간, 그리고 다른 생성된 클럭있다.
룰라 스크립트를 날려버 :
스크립트 1 :
create_clock 이름 "clk_s"- 기간은 10 일 ( ") 0 0 5) [get_ports ("clk_s 파형]
create_generated_clock 이름 "clk_1"소스 [get_ports ( "clk_s")] \
- divide_by 1 [get_pins ( "핀의 경로를")]
create_generated_clock 이름 "clk_2"소스 [get_pins ( "clk_1의 경로를")] \
- divide_by 1 - 반전 [get_pins ( "핀의 경로를")]
create_generated_clock 이름 "clk_3"소스 [get_pins ( "clk_2의 경로를")] \
- divide_by 1 - 반전 [get_pins ( "핀의 경로를")]
set_propagated_clock [all_clock]스크립트 2 :
create_clock 이름 "clk_s"- 기간은 10 일 ( ") 0 0 5) [get_ports ("clk_s 파형]
set_propagated_clock [all_clock]

그리고 내 질문 :
1, 무슨 차이가 두 스크립트의
2.내가 STA를 위해, 2 개의 스크립트를 사용하지만, 매우 다른 결과를 얻을 수
1 시간을 많이 잡아 문제를 얻을 스크립트
하지만 몇 가지 스크립트 2 타이밍 문제가있다.

Pls 도움이 !!!!!!!!!!!!!!!!!!

 
안녕하세요, 저는 전문가가 아니에요.
말 수있는 스크립트를하면 한국 P & R에 줄래?
그리고 당신은 줄일 수 & report_timing 여기에 명령을 하나 잡아 위반 경로를 사용하여 붙여넣습니다?

난 당신 스크립트 2 한국 P & R 및 STA를, 스크립트 1 script2 모두 확인됩니다 할거 같아.
honeyxyb에 의해 2004년 12월 20일 6시 24분에 편집한 마지막으로, 1 시간을 편집한 총

 
개최 시간 위반이 서로 다른 클럭 도메인 사이입니까???

감사합니다.

 
스크립트 1에서는 클럭 사이의 경로를 false로 설정해야합니다!
이 문제를 해결할 것입니다!

 
당신을 위해 대단히 감사합니다, 나는 Solvnet에서 대답을 얻었다;
다시 한번 감사 :
set_propagated_clock 명령으로 생성된 시계 작동하지 않습니다질문 :나는 다음과 같은 스크립트가 :
create_clock 기간 10 CLK
create_generated_clock - divide_by 2 - 소스 CLK ff1 / Q는 이름 GEN_CLK
set_propagated_clock [all_clocks]
report_timing
타이밍을보고 내 생성된 시계가 전파되지 않았을 보여줍니다.
왜?
답변 :문서 생성 시계 개체를 지정합니다
실제 시계를 분석 시간 확대 (또는 update_timing
) report_timing.때문에 스크립트 타이밍 분석을하지 않습니다
'set_propagated_clock 전에 [all_clocks]'명령을 사용하면 작성된
시계는 아직 존재하지 반환하지 않습니다 'all_clocks'
명령.이 문제 해결 방법은 두 가지 방법이있습니다.가장 좋은 방법은
전파 시계가 목록에 생성된 클럭을 추가하는 것입니다 :

set_propagated_clock [리스트 [all_clocks] [get_generated_clock *]]

대안을 발행하기 전에 타이밍이 업데이 트가 발생하는 것입니다
set_propagated_clock 명령 :

create_generated_clock - divide_by 2 - 소스 CLK ff1 / Q는 이름 GEN_CLK
update_timing
set_propagated_clock [all_clocks]
전 문서 이름 : Static_Timing - 22

 

Welcome to EDABoard.com

Sponsor

Back
Top