(디지털)"의

[jitendra]

안녕,
모든 매개 변수를 ifdef 내 디자인에 사용되는 목록에 필요합니다.내가 만약 이러한 매개 변수의 일부 또는 파일을 포함에 정의되어있습니다 알아야 할 목록과 함께?
내가 그것을 할 위해 TCL 스크립트가지만 같은 문제에 직면 분 :
1.파일을 포함하는 경우 코드가있다 :

'ifdef FIRST_CONDITION
SECOND_CONDITION 정의
THIRD_CONDITION 정의
'endif

이제 모든 매개 변수 FIRST_CONDITION 다음은 어디로 둘째와 셋째 조건 정의되지만하지 않아야 위해 TCL 텍스트를 구문 분석하는 스크립트를 작동의 기반이 상태를 확인할 수없습니다 정의되지 않았습니다.
가장 중요한 것은 내가이 스크립트를 수정하는 시간을 보낼 수없습니다.

2.내 위해 TCL 스크립트 undef '돌볼 수없습니다

내 질문 :
1.어느 하나 제대로 일을 할 수있는 스크립트를 제공해 줄 수 있습니까?
2.이 보고서에는 수있는 EDA 도구가 있습니까?

도움말 appriciated.

안부,
JItendra

 

[Guest]

[No message]

 

[aji_vlsi]

상용 EDA 툴로 할 수 있어야합니다.그러나 이후 이러한있습니다 중고 프로세서 지시어, 그것은 비 - 그 목록을 가져올 수 사소한 수있습니다.하나의 도구가 내가 생각할 수있는 Synopsys의에서 리이타 린트와 같은 도구입니다.그들은 일반적으로 그리고 이러한 보존 수도있습니다 따라서 귀하의 설계를 최적화하지 않습니다.

다른 옵션이있습니다 :

1.저기 Vpp - Verilog 중고 프로세서, 웹 opensource, 반장님 될 수있습니다 (에) 이것을 CK 등록됩니다.
2.이카루스 / Cver있습니다 opensource Verilog 시뮬레이터 - 반장님하실 수있습니다 (에서) 그들이 당신을 위해이 일을 할 CK 등록.

날 어떻게되는지 알려주세요.
Ajeetha, CVC는
www.noveldv.com
* 실용적인 접근 방법을 채택 VMM 2006 ISBN이 0-9705394-9-5에 http://www.systemverilog.us/
* SystemVerilog 주장 핸드북
* PSL 사용 / 설탕