(디지털)"은

[letan]

안녕!

내가 nestlist에서 Verilog 파일, 난 그게 뭔지 몰라?행동이나 구조.

그래서 난 구별할 수 없어 그냥 Verilog 공부합니다.

5 누구 좀 도와 주실래요?

감사합니다

 

[news]

Dla tych uzytkownikow komputerow, ktorzy potrzebuja wiecej zlacz SuperSpeed USB, Sharkoon przygotowal nowy hub z czterema zlaczami USB 3.0. Nowy hub moze byc montowany w zatoce 3.5 cala lub w zatoce 5.25 cala.
Nowe urzadzenie Sharkoona posiada zlacze MOLEX, ktore zapewnia wiecej mocy dla...

Read more...

 

[leongch]

Netlist있다면, 그것을 구조해야합니다

 

[iMON]

당신은 Verilog 파일을 게시할 수 있습니까?그 밖에 확인하는 방법

 

[semiconductorman]

너무 코드가지만 더 methodlogy하지만 closly 당신이 무엇을 생각주지 않는 코드를 oberserving만큼되지 않습니다.만약 당신이 "잠깐"진술 등 확실히 behaviourly 코드가있다.

 

[Guest]

[No message]

 

[kishore2k4]

IMHO, 만약 그렇다면 자사의 행동과 동작을 설명하면 다음 구조적 구조를 설명합니다.그냥 HDL을 그렇게 설명이 회로의 정신적 이미지를 만들어보십시오.명심 블랙 박스 때 두 종류의 기능, 제공하는 그들은 그런식으로 작성된 본 평등하다.

 

[ravipati]

인스턴스 stuctural있을 것입니다.
절차 / 항상 행동이다.
데이터 흐름을 assaign.

 

[shiv_emf]

잘 난 것 같아요!후 합성 U 이는 분명히 표준 셀 사이의 논리적인 연결 구조에 대한 설명입니다 Netlist 얻을 것이다

 

[sekapr]

행동, 구조적 구성 요소와 데이터 흐름을 설명합니다 그냥 데이터 흐름을 설명합니다.

 

[jason99pan]

만약 당신이 방금 Netlist 파일을 가지고, 내가 행동 여부 또는 구조를 결정 될 수 없다고 생각한다.이유는 Netlist 파일을 생성할 수있는 두 HDL을 항목과 설계도 항목입니다.
설계도면이 항목은, 그것을 구조한다.
만약 HDL을 항목, 그것의 행동 여부 또는 구조를 제외하면 Netlist 파일의 결정 내용을 볼 수없습니다.
내가 아는 한, 어떤 Netlist 파일의 구조를 설명합니다.그럼 설계 구조입니다.
만약 내가 잘못했다, 내가 올바른하시기 바랍니다.

 

[bbgil]

한가지 차이점이 구조와 행동 그 안에서의 사용 및 비트 연산자는 반면, 관계형 연산자를 만드는 행동 decison 누른 경우 (즉, 사용하는 일반적인 위치 지정의 행동입니다 elsif).또한 행동을하는 방법을 출력 (흐름)보다는 방법 (구조 / 구성 요소)에 연결되어 생성됩니다에 집중 경향이있다.행동 HDL을 라우팅에 사용하려하고 더 많은 유연성을 대상으로 FPGA 디바이스 매핑을 제공합니다.이 도움이 되길 바래요

 

[letan]

모두들, 고마워

당신은 매우 친절합니다

감사합니다