(디지털)"왜

S

santoshl

Guest
안녕,
내가 잡아 불확실성을 항상 설치 불확실성을보다 적습니다 보았다.우리가 배후에 가능한 이유에 대해서 말해 볼까요??

미리 감사드립니다 ....

 
예.설치 시간을 시간 데이터 스토리지 요소에 도달할로 이동합니다.개최 시간 동안 시간 시계 스토리지 요소에 도달할로 이동합니다.
이제 당신 플립 Flop의 내부 아키텍처를 참조하십시오 CLK 경로 동안, 우리는 단 1 인버터의 지연, 그 경로를 더 이상 데이터에 대한 (경로 3 논리 요소입니다) 찾을 수있습니다.그럼 설치 시간을 잡아가 두 번 이상입니다.
희망이 귀하의 질문에 대한 답변 .....

 
설치 확인 SS는 코너에서 어디로 게이트 지연은 속도가 느린 완료
수표를 FF로 잡고 코너에서 어디로 게이트 지연을 빠르고 완료
SS는 모퉁이에 따라서 클럭 skews FF로보다 큰 코너

 
호스트보다 정확한 가치를보다 불확실성이 함께 관심을 알아?

어쨌든 ... 난 이것에 대해 호기심도입니다.또한, some1 설치의 메커니즘을 파악할 수 / 시간, 잠깐, 그것을 위대한 것입니다.

@ 층의 데이터에 대해 뭔가를 / 스토리지 요소에 시계, 난 정말 그게 ... 난 래치 이러한 매개 변수에 의해 측정할 수있다는 인상을 설치 / 시간을 잡아도 잡을 해달라고했다 .. 년 OFC 내가 어떻게해야할지 모르겠 이들 래치를 측정 ^ ^

 
나는 그들이 아무 관계가 있다고 생각.

경로 타이밍을 줄일에 합성 단계에서 더 우려되므로 설치 불확실성이 더 디자인에 여백을 추가하는 것이 중요합니다.

잡아 쉽게 수정, 그래서 덜 중요

타이밍을 확인 할 때, 당신은 더 잡아 consertive 불확실성을 설정해야합니다.그리고 SS는 시계가 아마 FF로 구석에보다 큰 왜곡하지.

 
나는 그것을 설치 중 자연 / 보류 수표와 관계를 가지고있는 것 같아요.

의 간단한 예를 들어 보자, 아마도 당신은 불확실성을 설정 클럭 사이클 왜곡과 지터에게주기를 포함, 설정을 확인하고, 도구를 다음 사이클주기에 데이터가 도착 시간을 확인합니다.
하지만, 도구가 현재주기를, 그래서 데이터의 도착 시간을 확인합니다, 거기에 잡아 불확실성을 설정하는 이유가 있는지 확인 잡아주기 지터를주기 때문에 더 그럴거야 타이밍 결과를 포함합니다.

그래서 불확실성이 항상 잡고 설치 불확실성을보다가.

 
안녕,

제 2 센트,

내가 무슨 생각을 할 수있다

설치 불확실성 : 높은 번호를 갖는 더 나은 최적화 기술과 함께 경로를 최적화 회로 속도 증가, 세포 수를 줄여 ...

반대로 어디에서

보류 불확실성 : 데 더 많은 가치를, 어떤 비용이 많이 드는 어느 inturn 증가 지역 배치에 더 많은 세포를 의미합니다.
그래서 내가 이렇게까지 할 필요 기준으로 사용됩니다 믿습니다.

희망이 이해가 되더

디자인, 행복한칩 디자인을 쉽게 만들어

http://www.vlsichipdesign.com

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top