(디지털)"왜

[Guest]

[No message]

 

[master_picengineer]

안녕,
이 질문을 여러 번 요청했다.여기에 응답을 찾아주세요

http://www.edaboard.com/viewtopic.php?t=293915&highlight =

 

[badola]

낸드 노어 설계를위한보다 나은 게이트 트랜지스터 수준의 전자 이동성을 정상적으로하기 때문에 3 번 구멍의 비교함으로써 낸드 게이트가 빠른 노어입니다.
또한, 게이트 - 낸드 구조 누수 훨씬 낮습니다.만약 당신이 그 많은 낸드 플래시의 경우 (지연 프로파일) 대칭 알게 될 것이다 t_phl 및 지연 t_plh지만, 노어에 대한 생각, 하나의 지연이 많이 다른 (t_plh보다 분명히 더 높은 저항 P는 존재의 이후에 높은 높습니다 가 다시 증가 저항 시리즈 연결).

 

[gurpreet.singh]

왜 낸드 게이트 제가 지어낸 것이 아니고 게이트 선호?올린날짜 2 분 후 :내가 낸드 게이트가 빠른 노어보다이 일을 잘 알고 있지만 그것이 얼마나 빨리 아무도 그것을 설명할 수 있습니까??