(디지털)"어떤

G

Guest

Guest
방법 좋은 평판 수준 또는 계층 칩 설계? 만약 내가 350K 게이트 30 추억과 6-7 IP를 차단하는 데 문제가 ..나는 방법을 사용해야합니까?

어떤 장점과 단점이 2 가지 방법에 대한입니까?(플랫 수준 또는 계층)

 
평면 디자인 U 해달라고했을 때 게재 위치를 수정하는데 더 많은 시간을 보내고 싶어 U 도움이됩니다.
hiearchy 설계 디자인에 대한 자세한 내용 understnd 배치 및 모듈 accoupy 및 u 구조 조정을 통해 UR 코드의 영역을 다시 좋은

 
안녕하세요, 샤루,

내 의견을 들어, 계층 방법론 설계에 적합합니다.

계층적 방법 당신 아키텍처를 이해하는 데 도움이됩니다.그리고 당신 verificaiton 환경을 구축하는 데 도움이됩니다.
당신 Testbench위한 몇 가지의 행동 모델을 만들 수있습니다.

행운을 빕니다

 
귀하의 질문에 대한 나의 이해합니다 : 구현의 관점에서 (합성 백엔드), 어떤 흐름 디자인에 적합하다?계층 / 플랫 흐름?내 의견을합니다 :
1.계층 구조의 합성 방법 (밑바닥)에서 귀하의 디자인입니다.
2.한국 P & faltten 연구 방법이다.(350K 게이트가 다시 돌아 아무것도 투 - 엔드 도구)입니다.

 
1.전에 합성을 포함한 합성, 가독성을 위해 계층 구조를 포함하고있습니다.
2.배치도, 후, 계층 구조를 평평하게하기 때문에 거기에 견인차 계층 : 상위 및 블록

 
U hierarchial 또는 평평한 바닥에 계획을 사이에 선택할 수있는 디자인을 통해 UR U 건설이 적응 기술 dependin.제가 나노가 발생할 울트라의 튜토리얼을 통해 더 많은 ABT 평평한 바닥에 계획을 이해하려고 recomment.

SoC를 발생하는 트랜지스터 기술과 공장에 사용되는 번호를 사용하여 계획을 평평한 바닥에 hierarchial 바닥 계획 및 나노가 발생할 울트라를 사용합니다.이 칩은 또한 매우 중요합니다.

와, 감사합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top